文档介绍：该【数字锁相环毕业论文 】是由【久阅文学】上传分享，文档一共【36】页，该文档可以免费在线阅读，需要了解更多关于【数字锁相环毕业论文 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。数字锁相环毕业论文
基于MATLAB的DPLL设计与仿真
摘要
现代通信系统中,同步问题是决定系统性能和应用的根本问题。锁相环路作为同步技术的核心部件,已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用,特别是在数字通信的调制解调和位同步中常常要用到各种各样的锁相环。
本文分析了全数字锁相环(NR—DPLL)基本组成和工作原理,利用MATLAB对锁相环的进行设计,了解其各个部分功能具体结构,利用MATLAB工具箱对锁相环的进行仿真,改变锁相环参数最后进行了参数分析。同时重点针对DDS做详细了解,对其做出仿真并进行分析
关键词:奈奎斯特型全数字锁相环;模块设计;仿真;参数分析
基于MATLAB的DPLL设计与仿真
I
基于MATLAB的DPLL设计与仿真
目录
摘要
Abstract I
目录 II
第一章绪论 0
0
0
1
第二章锁相环基本原理 2
(PD) 3
(LPF) 4
(VCO) 4
第三章数字锁相环的经典结构设计 5
5
5
(NCO) 6
-DPLL的动态方程与相位模型 11
-DPLL的性能分析 12
第四章奈奎斯特数字锁相环(NR-DPLL)的仿真 14
14
20
第五章论文以后的研究工作 22
22
23
23
第六章结束语 24
参考文献 25
谢辞 26
附录一MATLAB简介 27
附录二H()的幅频响应 28
基于MATLAB的DPLL设计与仿真
I
附录三误差电压和控制电压 29
基于MATLAB的DPLL设计与仿真
I
第一章绪论
锁相环路已在模拟和数字通信及无线电子电子学的各个领域中得到了几位广泛的应用。随着大规模,超高速数字I集成电路的发展以及计算机的普遍应用,在传统的模拟锁相环路(APLL)应用领域中,一大部分已被数字锁相环路(DPLL)所取代。全数字锁相环ADPLL(AllDigitalPhase-LockedLoop),顾名思义,其环路中的所有部件都是用数字电路来实现的,到20世纪70年代开始出现的数字锁相环,在现代科技的很多领域都有锁相环的应用。数字锁相技术在数字通信的调制解调、位同步、频率合成中常常要用到各种各样的锁相环,本文主要讨论的奈奎斯特全数字锁相环模块设计与仿真,对于加深对数字锁相环的理解,以及对其他种类数字锁相环的理解应用都有知道很好的指导作用。
所谓全数字锁相环,就是全数字化的锁相环路,即各个环路各个部件全部数字化,采用数字鉴相器,数字环路滤波器,数字压控振荡器构成的锁相环路。按照数字鉴相器的的形式把数字锁相环分成四类,分别是:
过零型数字锁相环路
这种数字锁相环路采用过零采样数字鉴相器,即本地估算信号在输入信号的过零点上采样进行A/D变换,得到数字相位误差信号输出
触发器型数字锁相环路
这类全数字锁相环路使用的数字鉴相器是触发器型数字鉴相器。其特点是利用输入信号和本地估算信号的正向或者负向过零点对触发器进行触发,在触发器的置0或者置1的时间间隔内得到相位误差信号。置0或置1的时间间隔宽度就表征了输入信号和本地估算信号的指尖的相位误差大小。
导前-滞后型数字锁相环路
这种数字锁相环路采用的鉴相器是导前-滞后型数字鉴相器,导前-滞后型数字鉴相器在每一个周期内得到输入信号的相位比本地估算信号相位超前或滞后的信息,因此,这种鉴相器的相位误差输出只有道歉和滞后两种状态。
奈奎斯特速率采样型数字锁相环路
基于MATLAB的DPLL设计与仿真
30
在这种数字锁相环路中,对输入信号的采样按奈奎斯特速率进行。对于输入信号进行 A/D变换的采样速率必须按奈奎斯特速率进行,以使输入信号能够按奈奎斯特取样定理再现。A/D变换后的输入信号与本地估算信号进行数字相乘,得到需要的相位误差信号,以完成鉴相功能。只有这一类为均匀采样DPLL,前三中均不是。
(1)本次研究主要是奈奎斯特数字锁相环,前面讨论的三种数字鉴相器,即过零型数字锁相环路、触发器型数字锁相环路、导前-滞后型数字锁相环路,它们都是以本地估算信号为基准相位对输入信号进行比较,得到相位误差信息。这种采样方式通常称为非均匀采样。而奈奎斯特速率采样数字鉴相器的采样方式不同,它是以某一固定的频率基准作为输入信号的采样脉冲。这时,采样频率必须足够高,以使采样后的采样后的输入信号能够依据奈奎斯特采样定理再现输入信号。
(2)阐述奈奎斯特数字锁相环的典型结构与相位模型,并分析一阶和二阶的跟踪性能。
(3)对DDS利用Simulink进行仿真,并对其性能进行分析
基于MATLAB的DPLL设计与仿真
1
第二章锁相环基本原理
先了解锁相环的基本概念,所谓锁相,就是相位同步的自动控制。完成两个信号间相位同步的自动控制系统的环路叫做锁相环,也称PLL(PhaseLockedLoop)。最典型的锁相环由鉴相器(PhaseDetector)、环路滤波器(LoopFilter)、压控振荡器(VoltageControlledOscillator)三部分组成,如图所示:
当压控振荡器的频率由于某种原因而发生变化时,必然引起相位的变化,该相位变化在鉴相器中与参考晶体的稳定相位(对应于频率)相比较,使鉴相器输出一个与相位误差信号成比例的误差电压(t),经过低通滤波器,取出其中缓慢变动数值,将压控振荡器的输出频率拉回到稳定的值上来,从而实现了相位负反馈控制。
当与相等时,两矢量以相同的角速度旋转,相对位置固定,即夹角维持不变,通常数值又较小,这就是环路的锁定状态。
从输入信号加到锁相环路的输入端开始,一直到环路达到锁定的全过程,称为捕获过程。设系统最初进入同步状态的时间为,那么从的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间。称为捕获时间。显然,捕获时间几的大小不但与环路的参数有关,而且与起始状态有关。
对一定的环路来说,是否能通过捕获进入同步取决于起始频差。若超过某一范围,环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标,称为环路的捕获带。
捕获状态终了,环路的状态稳定在
基于MATLAB的DPLL设计与仿真
2
这就是同步状态的定义。只要在整个变化过程中一直满足以上两式,那么仍称环路处于同步状态。由上可知,在输入固定频率信号的条件之下,环路进入同步状态后,输出信号与输入信号之间频差等于零,相差等于常数,即
,
这种状态就称为锁定状态。
实际应用中有各种形式的环路,但它们都是由图1这个基本环路演变而来的。下面逐个介绍基本部件在环路中的作用。
(PD)
鉴相器是一个相位比较装置,用来检测输入信号相位与反馈信号相位之间的相位差。输出的误差信号是相差的函数,即鉴相特性可以是多种多样的,有正弦形特性、三角形特性、锯齿形特性等等。常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型。。
设乘法器的相乘系数为Km,单位为,则
=
=
在经过低通滤波器(LPF)虑除2。成分后,得到误差电压
令为鉴相器输出的最大电压。则正弦鉴相器特性为
上述鉴相器的功能可分解为两个作用,首先是相位相减,即取得两个输入信号之间的相位差;其次是将相位差转换为误差电压输出,所以它是相位转换为电压的装置。
随着半导体技术的不断发展,近十年出现的数字锁相环(DPLL)的鉴频鉴相器核心是由鉴相器和电荷泵(CP)构成的。这种结构有利于实现数字统一控改善锁相环的捕捉带。
基于MATLAB的DPLL设计与仿真
4
(LPF)
环路滤波器是线性电路,由线性元件电阻、电容或运算放大器组成。它的输入是鉴相器的输出电压(t),具有低通特性,它可以起到低通滤波器的作用,虑除误差电压(t)的高频分量,取出平均电压(t)去控制压控振荡器。它可以改善控制电压的频谱纯度,提高系统稳定度,更重要的是它对环路参数的调整起到了决定性的作用,直接影响到输出信号的稳定、频谱纯度、锁定时间等。
表示环路滤波的输出输入电压关系的是滤波器的传递函数Z(S),表示为(s)=Z(s)×(s)
式中s是复频率。当将s=代入上式时,就得到了滤波器的频率响应特性。
比较常用的环路滤波器有简单RC滤波器、无源比例积分滤波器、有源比例积分滤波器,其它滤波器都是在上述三种基础上的改进。
环路滤波器的主要指标是带宽、直流增益、高频增益,它由滤波器的时间常数和滤波器的类型决定。比例积分滤波器在高频时有一定增益,这对锁相环的捕捉特性有利,而且比例积分引入了一个零点,有利于增加环路的稳定性。有源滤波器还要考虑它的线性动态范围,要求输出的电压能够供给VCO在锁定频率所需的控制电压。
(VCO)
压控振荡器是一个电压-频率变换装置,在环路中作为被控振荡器,它的振荡频率应随输入控制电压(t)线性地变化。VCO理想的频率受控特性应为线性的,即
当控制电压(t)=0时,VCO的输出为自由振荡频率,为压控灵敏度。VCO反馈到鉴相器上,由于鉴相器输出误差电压起作用的是其相位,而相位是频率的积分,即
=
其中
实际应用中的压控振荡器的控制特性只有有限的线性控制范围,超出这个范围之后控制灵敏度将会下降。
基于MATLAB的DPLL设计与仿真
4