文档介绍：沈阳航空航天大学
课程设计报告
课程设计名称:计算机组成原理课程设计
课程设计题目:恢复余数法定点原码一位除法器的设计
院(系):
专业:
班级:
学号:
姓名:
指导教师:
完成日期:2016年1月16日
目录
第1章总体设计方案 1
设计原理 1
设计思路 1
设计环境 3
第2章详细设计方案 4
顶层方案图的设计与实现 4
4
5
、综合、适配 6
功能模块的设计与实现 7
7
9
14
15
18
仿真调试 21
第3章编程下载与硬件测试 24
24
硬件测试及结果分析 24
参考文献 25
附录(电路原理图) 26
第1章总体设计方案
设计原理
定点原码一位除法器的原理是根据人工进行二进制除法的规则:判断被除数与除数的大小,若被除数小,则上商0,并在余数最低位补0,再用余数和右移一位的除数比,若够除,则上商1,否则上商0。然后继续重复上述步骤,直到除尽(即余数为0)或已得到的商的位数满足精度要求为止。该算方法要求加法器的位数为除数位数的两倍。另外,上商0还是1是计算者用观察比较的办法确定的,而计算机只能用做减法判断结果的符号为负还是为正来确定。当差为负时,上商为0,同时还应把除数再加到差上去,恢复余数为原来的正值之后再将其左移一位。若减得的差为0或为正值时,就没有恢复余数的操作,上商为1,余数左移一位。
运算规则:
首先被除数减去除数,然后结果的符号,若为0,上商1,然后移位,若为1,则加上除数,恢复余数,然后移位,然后继续重复减去除数并判断商的步骤,直到符合要求的精度。
设计思路
课程设计的要求为:
定点原码一位除法的计算有恢复余数和加减交替两种算法,商的符号为除数与被除数两符号位的异或值,数值则为两数绝对值相除后的结果。此设计方案仅采用恢复余数法进行设计。该方案的整体设计主要包含五个部分,分别是寄存器、数据选择器、补码器、加法器以及移位寄存器。
寄存器:据选择器选择数据寄存器:寄存被除数X和余数的其中一个,6位二进制数(包含2位符号位),D触发器,上升沿触发;
除数寄存器:寄存除数Y,6位二进制数(包含2位符号位),D触发器,上升沿触发;
余数寄存器:寄存余数,6位二进制数(包含2位符号位),D触发器,上升沿触发;
数据选择器:
选择器A:“与”门逻辑电路,选择输出0和除数Y的其中一个。当输入
低电平时,输出0;当输入高电平时,输出除数Y;
选择器B:“与”门逻辑电路,选择输出被除数X和余数的其中一个。当输入低电平时,输出被除数;当输入高电平时,输出余数;
补码器:将除数Y的4位有效二进制数取反加一,求其[Y]补;
加法器:
加法器A:将数据选择器选择数据寄存器中的值和[–Y]补求和,判断结果正负,决定上商0还是上商1;
加法器 B:若加法器A中的结果为负,将结果加除数Y,恢复余数;
移位寄存器:
移位寄存器:实现移位功能,将被除数左移;
商移位寄存器:寄存每一次计算所得的商,依次左移得到最终结果商。
课程设计的思路为:
恢复余数法定点原码一位除法器的底层、顶层的设计都采用原理图设计输入方式,经编译、调试后形成*.bit文件并下载到FPGA XCV200可编程逻辑芯片中,经硬件测试验证设计的正确性。
。
恢复余数法除法器的原理框图
设计环境
(1)硬件环境
伟福COP2000型计算机组成原理实验仪
(2)EDA环境
Xilinx Foundation 设计工具、COP2000仿真软件。
第2章详细设计方案
顶层方案图的设计与实现
设计采用自上而下的设计方法,顶层方案图实现恢复余数法定点原码一位除法器的逻辑功能,采用原理图设计输入方式完成,电路实现基于FPGA XV200可编程逻辑芯片。在完成原理图的功能设计后,把输入/输出信号安排到FPGA XV200指定的引脚上去,实现芯片的引脚锁定。
顶层图形文件主要由三个寄存器模块(U2、U5、U7)、两个数据选择器模块、一个补码器模块、两个加法器模块以及两个移位寄存器模块组装而成的一个完整的设计实体。可利用Xilinx Foundation ,