1 / 37
文档名称:

数字电路与逻辑设计数据转换与存储.ppt

格式:ppt   大小:6,387KB   页数:37页
下载后只包含 1 个 PPT 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

数字电路与逻辑设计数据转换与存储.ppt

上传人:qinqinzhang 2023/3/27 文件大小:6.24 MB

下载得到文件列表

数字电路与逻辑设计数据转换与存储.ppt

文档介绍

文档介绍:该【数字电路与逻辑设计数据转换与存储 】是由【qinqinzhang】上传分享,文档一共【37】页,该文档可以免费在线阅读,需要了解更多关于【数字电路与逻辑设计数据转换与存储 】的内容,可以使用淘豆网的站内搜索功能,选择自己适合的文档,以下文字是截取该文章内的部分文字,如需要获得完整电子版,请下载此文档到您的设备,方便您编辑和打印。本章内容
数/模转换器
模/数转换器
数据存储
存储器的应用
*
现在是1页\一共有37页\编辑于星期一

现在是2页\一共有37页\编辑于星期一
基本工作原理
DAC是将输入的二进制数字信号转换成模拟信号,以电压或电流的形式输出。常用的线性DAC的输出模拟电压Uo或模拟电流Io和输入数字量D之间成正比关系,即
Uo=KUD或Io=KID
式中的KU和KI皆为常数
DAC的一般结构
DAC有电压输出和电流输出两种类型
*
现在是3页\一共有37页\编辑于星期一
权电阻网络DAC
n位权电阻网络DAC如下图所示。它由数据锁存器、模拟电子开关(Si)、权电阻解码网络、运算放大器及基准电压UR组成。
集成运算放大器作为求和权电阻网络的缓冲,主要用来减少输出模拟信号负载变化的影响,并利用Rf=R/2将电流转换为电压输出,即
*
现在是4页\一共有37页\编辑于星期一
倒T型电阻网络DAC电路中,只有R和2R两种电阻,构成T型网络。开关Sn-1~S0是在运算放大器求和点(虚地)和地之间转换。因此无论开关在任何位置,电阻2R总是和地相接,因而流过2R电阻上的电流不随开关位置变化而变化,该电流是恒流,开关速度较高。
从左图中可以看出,由UR向里看的等效电阻为R,数码无论是0还是1,开关Si都相当接地。因此,由UR流出的总电流为I=UR/R,而流入2R支路的电流以2的倍数递减,因此流入运算放大器的电流为
运算放大器的输出电压为
若Rf=R,将I=UR/R代入上式,则有:
U的变化范围是0~(2-n-1)UR。
倒T型电阻网络DAC
*
现在是5页\一共有37页\编辑于星期一
主要技术指标
分辨率
分辨率指输入数字量从全0变化到最低有效位为1时,对应输出可分辨的电压变化量∆U与最大输出电压Um之比,即分辨率为∆U/Um=1/(2n-1)。分辨率越高,转换时对输入量的微小变化的反应越灵敏。在电路的稳定性和精度能保证时,分辨率与输入数字量的位数有关,n越大,分辨率越高。
转换精度
转换精度是实际输出值与理论计算值之差,这种差值由转换过程中的各种误差引起,主要指静态误差,它包括:(1)非线性误差;(2)比例系数误差;(3)漂移误差。
建立时间
从数字信号输入DAC起,到输出电流(或电压)达到稳态值所需的时间成为建立时间。建立时间的大小决定了转换速度。目前8~12位单片集成DAC(不包括运算放大器)的建立时间可以在1μs内。
*
现在是6页\一共有37页\编辑于星期一
应用示例
[]某倒T型电阻网络DAC,将其输入值从最小以1递增至最大,再以1递减至最小,周而复始,产生一周期为51ms的三角波。要求其波形峰峰值(最大值与最小值之差)2V±1%,最小分辨电压不大于10mV,试确定DAC的主要参数。
解:确定DAC的三个参数,即位数n、参考电压UR、转换时钟CLK的周期
(1)确定位数n。假定DAC输出最小值为0V,峰峰值为2V±1%,≤Um≤。由题意可知DAC可分辨电压变化量∆U≤10mV。DAC分辨率为1/(2n-1)=∆U/Um,所以n=lb(Um/∆U+1)≥lb(+1)>
n取最小值8,即DAC位数为8。
(2)确定参考电压UR。由于输出最大值Um=(2-n-1)UR,所以UR=-Um/(1-2-8)即-<UR≤-,UR取-2V。
实际最小分辨电压为∆U=-UR/2n=。
(3)确定转换时钟CLK的周期。一个周期内DAC输入值从0递增到最大值255再递减回到0,共需要256+254=510个CLK,即510Tclk=51ms。
CLK周期为Tclk=51ms/510=100us,即频率为10KHz。
*
现在是7页\一共有37页\编辑于星期一

现在是8页\一共有37页\编辑于星期一
基本工作原理
取样和保持
取样(也称采样)是将时间上连续变化的信号Ui(t)转换为一系列等间隔的脉冲信号Us(t),脉冲的幅度取决于输入模拟量。取样后须加保持电路,得到最终结果Uo(t),以方便量化和编码。
采样时钟的频率fs必须大于信号所含的最大的频率值的2倍,通常取3~5倍,采样周期Ts=1/fs。
例1:信号最大频率为10MHz,那么采样频率至少20MHz,最佳采样频率取30MHz~50MHz。
例2:如果器件规定转换时钟最大值为80MHz,那么输入信号的最大频率不能超过40MHz。
*
现在是9页\一共有37页\编辑于星期一
基本工作原理
量化和编码
用数字量来表示连续变化的模拟量时就有一个类似于四舍五入的近似问题。必须将取样后的样值电平归化到与之接近的离散电平上,这个过程称为量化,指定的离散电平称为量化电平。用二进制代码来表示各个量化电平的过程称为编码。两个量化电平之间的差值称为量化间隔S,位数越多,量化等级越细,S就越小。取样保持后未量化的Uo值与归化到相应量化电平的Uq通常是不相等的,其差值称为量化误差δ,即δ=Uo-Uq。
量化的方法一般有以下两种:(1)只舍不入法,是将取样保持信号Uo不足一个S的尾数舍去,取其原整数;(2)有舍有入法,当Uo的尾数<S/2时,用舍尾取整法得其量化值,当Uo的尾数≥S/2时,用舍尾入整法得其量化值。
*
现在是10页\一共有37页\编辑于星期一