文档介绍：该【半导体制造工艺流程 】是由【我是开始】上传分享，文档一共【14】页，该文档可以免费在线阅读，需要了解更多关于【半导体制造工艺流程 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。半 导 体 制 造 工 艺 流 程
集团文件发布号：（9816-UATWW-MWUB-WUNN-INNUL-DQQTY-
半导体制造工艺流程
N 型硅：掺入 V 族元素--磷 P、砷 As、锑 Sb
P 型硅：掺入 III 族元素—镓 Ga、硼 B
PN 结：
半导体元件制造过程可分为
前段（FrontEnd）制程
晶圆处理制程（WaferFabrication；简称 WaferFab）、
晶圆针测制程（WaferProbe）；
後段（BackEnd）
构装（Packaging）、
测试制程（InitialTestandFinalTest）
一、晶圆处理制程
晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电
晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投
入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤
可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需
制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室
（Clean-Room），虽然详细的处理程序是随着产品种类与所使用的技术
有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（ Cleaning）
之後，接着进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子
植入等反覆步骤，以完成晶圆上电路的加工与制作。
二、晶圆针测制程
经过 WaferFab 之制程後，晶圆上即形成一格格的小格，我们称之为
晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶
片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须
通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气
特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为
晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒
独立的晶粒
三、IC 构装制程
IC 构装制程（Packaging）：利用塑胶或陶瓷包装晶粒与配线以成积
体电路
目的：是为了制造出所生产的电路的保护层，避免电路受到机械性
刮伤或是高温破坏。
半导体制造工艺分类
半导体制造工艺分类
一双极型 IC 的基本制造工艺：
A 在元器件间要做电隔离区（PN 结隔离、全介质隔离及 PN 结介质混
合隔离）
ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和
型）B 在元器件间自然隔离
I2L（饱和型）
半导体制造工艺分类
二 MOSIC 的基本制造工艺：
根据栅工艺分类
A 铝栅工艺
B 硅栅工艺
其他分类
1、（根据沟道）PMOS、NMOS、CMOS
2、（根据负载元件）E/R、E/E、E/D
半导体制造工艺分类
三 Bi-CMOS 工艺：
A 以 CMOS 工艺为基础
P 阱 N 阱
B 以双极型工艺为基础
双极型集成电路和 MOS 集成电路优缺点
半导体制造环境要求
主要污染源：微尘颗粒、中金属离子、有机物残留物和钠离子等轻
金属例子。
超净间：洁净等级主要由微尘颗粒数/m3
半导体元件制造过程
前段（FrontEnd）制程---前工序
晶圆处理制程（WaferFabrication；简称 WaferFab）
典型的 PN 结隔离的掺金 TTL 电路工艺流程
横向晶体管刨面图
纵向晶体管刨面图
NPN 晶体管刨面图
晶向,偏离 2O~5O? P 型 Siρ
晶圆（晶片）晶圆（晶片）的生产由砂即（二氧化硅）开始，经由
电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经
蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般
晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一
支 85 公分长，重 公斤的 8 寸硅晶棒，约需 2 天半时间长成。经研
磨、抛光、切片后，即成半导体之原料晶圆片
第一次光刻—N+埋层扩散孔
1。减小集电极串联电阻
2。减小寄生 PNP 管的影响
外延层淀积
1。VPE（Vaporousphaseepitaxy)气相外延生长硅
SiCl4+H2→Si+HCl
2。氧化
Tepi>Xjc+Xmc+TBL-up+tepi-ox
第二次光刻—P+隔离扩散孔
在衬底上形成孤立的外延层岛,实现元件的隔离 .
第三次光刻—P 型基区扩散孔
决定 NPN 管的基区扩散位置范围
第四次光刻—N+发射区扩散孔
集电极和 N 型电阻的接触孔,以及外延层的反偏孔。
Al—N-Si 欧姆接触：ND≥1019cm-3，
第五次光刻—引线接触孔
第六次光刻—金属化内连线：反刻铝
CMOS 工艺集成电路
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
1。光刻 I---阱区光刻，刻出阱区注入孔
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
2。阱区注入及推进，形成阱区
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
3。去除 SiO2，长薄氧，长 Si3N4
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
4。光 II---有源区光刻
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
5。光 III---N 管场区光刻，N 管场区注入，以提高场开启，减少闩
锁效应及改善阱的接触。
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
6。光 III---N 管场区光刻，刻出 N 管场区注入孔；N 管场区注入。
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
7。光Ⅳ---p 管场区光刻，p 管场区注入，调节 PMOS 管的开启电
压，生长多晶硅。
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
8。光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
9。光ⅤI---P+区光刻，P+区注入。形成 PMOS 管的源、漏区及 P+保
护环。
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
10。光Ⅶ---N 管场区光刻，N 管场区注入，形成 NMOS 的源、漏区及
N+保护环。
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
11。长 PSG（磷硅玻璃）。
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
12。光刻Ⅷ---引线孔光刻。
CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例
13。光刻Ⅸ---引线孔光刻（反刻 AL）。
晶圆材料（Wafer）
圆晶是制作矽半导体 IC 所用之矽晶片，状似圆形，故称晶圆。材料
是「矽」，IC（IntegratedCircuit）厂用的矽晶片即为矽晶体，因为整
片的矽晶片是单一完整的晶体，故又称为单晶体。但在整体固态晶体
内，众多小晶体的方向不相，则为复晶体（或多晶体）。生成单晶体或
多晶体与晶体生长时的温度，速率与杂质都有关系。
一般清洗技术
光学显影
光学显影是在感光胶上经过曝光和显影的程序，把光罩上的图形转
换到感光胶下面的薄膜层或硅晶上。光学显影主要包含了感光胶涂布、
烘烤、光罩对准、曝光和显影等程序。
曝光方式:紫外线、X 射线、电子束、极紫外
蚀刻技术（EtchingTechnology）
蚀刻技术（EtchingTechnology）是将材料使用化学反应物理撞击作
用而移除的技术。可以分为:
湿蚀刻（wetetching）:湿蚀刻所使用的是化学溶液，在经过化学反
应之後达到蚀刻的目的.
乾蚀刻（dryetching）:乾蚀刻则是利用一种电浆蚀刻
（plasmaetching）。电浆蚀刻中蚀刻的作用，可能是电浆中离子撞击晶
片表面所产生的物理作用，或者是电浆中活性自由基（Radical）与晶片
表面原子间的化学反应，甚至也可能是以上两者的复合作用。
现在主要应用技术:等离子体刻蚀
常见湿法蚀刻技术
CVD 化学气相沉积
是利用热能、电浆放电或紫外光照射等化学反应的方式，在反应器
内将反应物（通常为气体）生成固态的生成物，并在晶片表面沉积形成
稳定固态薄膜（film）的一种沉积技术。CVD 技术是半导体 IC 制程中运
用极为广泛的薄膜形成方法，如介电材料（dielectrics）、导体或半导
体等薄膜材料几乎都能用 CVD 技术完成。
化学气相沉积 CVD
化学气相沉积技术
常用的 CVD 技术有：(1)「常压化学气相沈积（APCVD）」；(2)「低
压化学气相沈积（LPCVD）」；(3)「电浆辅助化学气相沈积（PECVD）」
较为常见的 CVD 薄膜包括有：■二气化硅（通常直接称为氧化层）
■氮化硅■多晶硅■耐火金属与这类金属之其硅化物
物理气相沈积（PVD）
主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉
由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅
击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉
积在晶圆表面。PVD 以真空、测射、离子化或离子束等方法使纯金属挥
发，与碳化氢、氮气等气体作用，加热至 400～600℃（约 1～3 小时）
後，蒸镀碳化物、氮化物、氧化物及硼化物等 1～10μm 厚之微细粒状薄
膜，PVD 可分为三种技术：(1)蒸镀（Evaporation）；(2)分子束磊晶成
长（MolecularBeamEpitaxy；MBE）；(3)溅镀（Sputter）
解离金属电浆（淘气鬼）物理气相沉积技术
解离金属电浆是最近发展出来的物理气相沉积技术，它是在目标区
与晶圆之间，利用电浆，针对从目标区溅击出来的金属原子，在其到达
晶圆之前，加以离子化。离子化这些金属原子的目的是，让这些原子带
有电价，进而使其行进方向受到控制，让这些原子得以垂直的方向往晶
圆行进，就像电浆蚀刻及化学气相沉积制程。这样做可以让这些金属原
子针对极窄、极深的结构进行沟填，以形成极均匀的表层，尤其是在最
底层的部份。
离子植入（IonImplant）
离子植入技术可将掺质以离子型态植入半导体组件的特定区域上，
以获得精确的电子特性。这些离子必须先被加速至具有足够能量与速
度，以穿透（植入）薄膜，到达预定的植入深度。离子植入制程可对植
入区内的掺质浓度加以精密控制。基本上，此掺质浓度（剂量）系由离
子束电流（离子束内之总离子数）与扫瞄率（晶圆通过离子束之次数）
来控制，而离子植入之深度则由离子束能量之大小来决定。
化学机械研磨技术
化学机械研磨技术（化学机器磨光，CMP）兼具有研磨性物质的机械
式研磨与酸碱溶液的化学式研磨两种作用，可以使晶圆表面达到全面性
的平坦化，以利后续薄膜沉积之进行。在 CMP 制程的硬设备中，研磨头
被用来将晶圆压在研磨垫上并带动晶圆旋转，至于研磨垫则以相反的方
向旋转。在进行研磨时，由研磨颗粒所构成的研浆会被置于晶圆与研磨
垫间。影响 CMP 制程的变量包括有：研磨头所施的压力与晶圆的平坦
度、晶圆与研磨垫的旋转速度、研浆与研磨颗粒的化学成份、温度、以
及研磨垫的材质与磨损性等等。
制程监控
量测芯片内次微米电路之微距，以确保制程之正确性。一般而言，
只有在微影图案（照相平版印刷的 patterning）与后续之蚀刻制程执行
后，才会进行微距的量测。
光罩检测（Retical 检查）