数字电子电路(课件).ppt

文档介绍：第三章第 2 讲
常见组合逻辑电路
第 2 讲主要内容
一、加法器
二、数值比较器
三、编码器
四、译码器
五、数据选择器
六、分配器
一、加法器
1、1位加法器
半加器
全加器
2、多位数加法器
串行进位加法器
超前进位加法器
3、集成加法器
1、1位加法器
(1) 半加器
不考虑低位来的进位的加法叫半加;能完成半加功能的电路叫半加器。
①半加真值表
②逻辑函数表达式
A
B
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
A、B:加数和被加数
S:和数
C:进位数
S = A  B
C = AB
1、1位加法器
(1) 半加器
③电路实现(根据上式)
④符号
=1
&
A
B
S
C
电路
Σ
CO
S
C
A
B
符号
S = A  B
C = AB
1、1位加法器
(2) 全加器
考虑低位来的进位加法称为全加;完成全加功能的电路叫全加器。
①全加器真值表
Ai
Bi
Ci-1
Ci
Si
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
Ai、Bi:加数和被加数
Ci-1:由低位来的进位输入
Si:和(本位和)
Ci:向高位的进位输出
一、加法器
1、1位加法器 (2) 全加器
②逻辑函数表达式
Ai
Bi
Ci-1
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
1、1位加法器
(2) 全加器
②逻辑函数表达式
③电路实现
&
≥1
=1
=1
1
Ai
Bi
Ci-1
Ci
Si
Si
Ci
Ai
符号
Σ
CI CO
Bi
Ci-1
④符号
2、多位数加法器
串行进位加法器
多个全加器级联,全加器的个数等于相加数的位数,最低位全加器的Ci -1端应接0
S3
A3
Σ
CO CI
B3
S2
A2
Σ
CO CI
B2
S1
A1
Σ
CO CI
B1
S0
A0
Σ
CO CI
B0
优点:结构简单。在中低速设备中有应用。
缺点:速度慢。4位加法要有4级门的延迟。
2、多位数加法器
(2)超前进位加法器(并行进位,快速进位)
原理:当输入加数与被加数确定后,每一个进位都可以立即确定。
设 Gi=AiBi ,而 Pi=AiBi ,则上式变成