文档介绍：图3_2_1 不正常情况:普通TTL门电路输出端短接
图3_2_2 集电极开路与非门
由两个集电极开路与非门(0C)输出端相连组成的电路如图3_2_3所示,它们的输出:
即把两个集电极开路与非门的输出相与(称为线与),完成与或非的逻辑功能。0C门主要有以下三方面的应用:
(1) 实现电平转换图3_2_3 OC门的线与应用
无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路,驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流,即必须同时满足下列四式:
驱动门负载门
VOH(min) ≥ VIH(min)
VOL(max) ≤ VIL(max)
IOH(max) ≥ IIH
IOL(max) ≥ IIL
图3_2_3 OC门的线与应用
其中:VOH(min)--门电路输出高电平VOH的下限值;
VOL(max) --门电路输出低电平VOL的上限值;
IOH(max)--门电路带拉电流负载的能力,或称放电流能力;
IOL(max)—门电路带灌电流负载的能力,或称吸电流能力;
VIH(min)--为能保证电路处于导通状态的最小输入(高)电平;
VIL(max) --为能保证电路处于截止状态的最大输入(低)电平。
IIH —输入高电平时流入输入端的电流;
IIL -- 输入低电平时流出输入端的电流。
当74系列或74LS系列TTL电路驱动CD4000系列或74HC系列CMOS电路时,不能直接驱动,因为74系列的TTL电路VOH(min) = ,74LS系列的TTL电路VOH(min)=,CD4000系列的CMOS电路VIH(min)=,74HC系列CMOS电路VIH(min)=,显然不满足VOH(min) ≥ VIH(min)
最简单的解决方法是在TTL电路的输出端与电源之间接入上拉电阻Rc,如图3_2_4所示。
图3_2_4 TTL(OC)门驱动CMOS电路的电平转换
(2)实现多路信号采集,使两路以上的信息共用一个传输通道(总线);
(3)利用电路的线与特性方便地完成某些特定的逻辑功能。
在实际应用时,有时需将几个OC门的输出端短接,后面接m个普通TTL与非门作为负载,如图3_2_5所示。为保证集电极开路门的输出电平符合逻辑要求,Rc的数值选择范围为:
图3_2_5 计算OC门外接电阻Rc的工作状态
m'(7)个输入端(a) 计算Rc最大值(b) 计算Rc最小值图3_2_5 计算OC门外接电阻Rc的工作状态
其中 IcEO -- OC门输出三极管T5截止时的漏电流;
Ec —外接电源电压值;
m -- TTL负载门个数;
n —输出短接的OC门个数;
m’—各负载门接到OC门输出端的输入端总和。
Rc值的大小会影响输出波形的边沿时间,在工作速度较高时,Rc的取值应接近Rc(min)。
三态门,简称TSL(Three-state Logic)门,是在普通门电路的基础上,附加使能控制端和控制电路构成的。图3_2_6所示为三态门的结构和逻辑符号。三态门除了通常的高电平和低电平两种输出状态外,还有第三种输出状态——高阻态。处于高阻态时,电路与负载之间相当于开路。图(a)是使能端高电平有效的三态与非门,当使能端EN = 1时,电路为正常的工作状态,与普通的与非门一样,实现y = ;当EN = 0时,为禁止工作状态,y输出呈高阻状态。图(b)是使能端低电平有效的三态与非门,当= 0时,电路为正常的工作状态,实现Y = ;当= 1时,电路为禁止工作状态,Y输出呈高阻状态。
图3_2_6 三态门的结构和逻辑符号
三态门电路用途之一是实现总线传输。总线传输的方式有两种,一种是单向总线,如图3_2_7(a)所示,功能表见表3_2_1所示,可实现信号A1、A2、A3向总线Y的分时传送;另一种是双向总线,如图3_2_7(b)所示,功能表见表3_2_2所示,可实现信号的分时双向传送。单向总线方式下,要求只有需要传输信息的那个三态门的控制端处于使能状态(EN = 1),其余各门皆处于禁止状态(EN = O),否则会出现与普通TTL门线与运用时同样的问题,因而是绝对不允许的。
图3_2_7 三态门总线传输方式
表3_2_1 单向总线逻辑功能表3_2_2 双向总线逻辑功能
三、预****要求
(1)根据设计任务的要求,画出逻辑电路图,并注明管脚号。
(2)拟出记录测量结果的表格。
(3)完成第七项中的思考题1、2、3。
四、实验内容图3_2_8 设计要求框图
1、用三态门实现三路信号分时传送的总线结构。框图如图3_2_8所示,功能如表3_2_3所示。
图3_2_8 设计要求框图
表3_2_3 设计要求的