文档介绍：课程：专业班级:
学号：
姓名：
实验一流水线中的相关
一、实验目的
熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点；
加深对计算机流水线基本概念的理解；
进一步了解DLX基本流水线各段的功能以及基本操作；
加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响；
了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。
二、实验平台
WinDLX模拟器
三、实验内容和步骤
用WinDLX模拟器执行：。分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况。
用WinDLX运行程序structure d, s,通过模拟：
找出存在结构相关的指令对以及导致结构相关的部件；
记录由结构相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的百分比；
论述结构相关对CPU性能的影响，讨论解决结构相关的方法。
在不采用定向技术的情况下，用WinDLX运行程序data_d. s。记录数据相关引起的暂停时钟周期数以及程序执行的总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。
在采用定向技术的情况下，用WinDLX再次运行程序data_d. s。重复上述3中的工作，并计算采用定向技术后性能提高的倍数。
四、结果与分析
结构相关的指令对以及导致结构相关的部件：
Add fO, fO, f4;
Add f2, fO, f2;
导致结构相关的部件是逻辑单元ALU；结构相关引起的暂停时钟周期：0,总时钟周期数236,百分比0%。
不采用重新定向技术：
'殍 WIZDLX - :Statistics]」
rj|^ File Window Execute Memory Configuration Statistics TotaiJ.:
236 Cycle(s) executed.
ID executed by 145 Instruction(s).
2 Instruction(s) currently in Pipeline.
Han?dwan?e conf igrur-aition:
Memory size: 32768 Bytes
faddEX-S tages: 1, required Cycles: 2 fmulEX-Stages: 1, required Cycles: 5 fdivEX-Stages: 1, required Cycles: 19 Forwarding disabled.
Stail Is :
RAW stalls: 53〔 of all Cycles)
WAW stalls: 0 (^ of all Cycles)
Structural stalls: 0 (^ of all Cycles)
Control stalls: 25 (1 CL 59之 of all Cycles)
T rap stalls: 12 (^ of all Cycles)
Total: 90 Stall(s) ( 4之 of all Cycles)
Cond. i t i onai 1 Br-amches ):
Total: 23 ( of all Instructions), thereof: taken: 2〔 of all cond. Branches) not taken: 21 (^ of all cond. Branches)
Load—/S t oxe— I ns t i?uc t i onw :
Total: 13 (^ of all Instructions), thereof: Loads: 7 [ of Load-ZS tore-l nstructions) Stores: 6〔 of Load-/Store-lnstructions)
F1 oa. t i ng po i n t w t i ns t x-uc t i onw :
Total: 40 (?< of all Instructithereof: Additions: 1 9 (^ of Floating point stage inst) Multiplications: 21〔 of Floating point stage inst) Divisions: 0 (^ of Floating point stage inst)
Taraips :
Traps: 4 (^ of a