文档介绍：LEDA使用说明
概述
LEDA是Synopsys 公司的一种可编程代码设
计规则检查器,它提供全芯片级混合语言
(Verilog和VHDL)处理能力,从而加快了复
杂的SOC设计的开发。
1. LEDA 作用
(1)LEDA预装的检查规则大大地增强了设计人员检查HDL代码的能力,包括可综合性,可仿真性、可测试性和可重用性。利用所提供的设计规则,能进一步的提高Synopsys工具,例如VCS、piler以及Formality的性能。
(2)LEDA的规则集有助于设计人员共享他们的设计经验,对硬件设计预检查,且将设计风险降到最低。
1. LEDA 作用
(3)使用LEDA,可以对硬件设计的仿真和综合进行预检查,消除设计流程中的瓶颈,其中Verilog代码设计规则可确保按内部或外部工具要求优化代码。
(4)LEDA提供的设计规则可提高Synopsys工具的性能。

(1)支持Verilog/VHDL混合语言的设计。
(2)包含先进的硬件设计推测和层次化检查的能力,确保设计人员对特殊硬件结构(包括时钟、寄存器、锁存器)进行规则检查。
(3)包括预装全面的设计规则检查和规范集。
(4)针对Synopsys工具性能优化的HDL代码检查,以确保及工具(piler、VCS和Formality)的最新功能要求兼容。
LEDA关系图

LEDA包含Checker 和Specifier两个功能不同的工具.
Checker是主要的检查工具,如果LEDA自带的prepackaged rule能满足用户检查需要,那么我们可以直接用Checker进行检查.
Specifier是自定义Rule的工具,当prepackaged rule不能满足用户的检查需要时,我们需要Specifier 定义需要的Rule,再进行检查.

当LEDA自带的prepackaged rule能满足用户检查需要,可立刻进行检查.
当LEDA自带的prepackaged rule部分满足用户检查需要,可先对prepackaged rule进行修改,再进行检查.
当LEDA自带的prepackaged rule完全不符合用户检查需要,那就需要Specifier重新定义需要的Rule,再进行检查.