文档介绍：该【PCI总线控制IP核的集成设计的中期报告 】是由【niuwk】上传分享，文档一共【2】页，该文档可以免费在线阅读，需要了解更多关于【PCI总线控制IP核的集成设计的中期报告 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。(ponentInterconnect)总线是一种广泛应用于计算机及其周边设备间通信的标准总线,它为计算机体系结构提供了高速、可靠、通用的主机-设备连接。PCI总线控制IP核是PCI总线接口的重要组成部分,它负责控制所有PCI总线操作和数据传输,实现主机与PCI总线设备之间的通信连接。本报告介绍的是一种PCI总线控制IP核的集成设计中期报告,主要包括目标设计、设计流程、实现平台及进展情况等内容。,基于XilinxFPGA平台设计一种高性能、低功耗的PCI总线控制IP核,实现与其它PCI设备的通信和数据传输。该IP核的主要特点包括:(1);(2)支持32位/33MHz或64位/66MHz总线宽度;(3)支持最大的PCI主机和外设的数据传输速率,达到400MB/s;(4)支持快速数据传输和DMA功能等。(1)浏览参考资料:阅读相关的PCI总线IP核相关的参考文献及资料,了解PCI总线的基本工作原理;(2)确定设计要素:根据目标的设计要求,确定设计的PCI总线控制器的详细规格和功能;(3)设计硬件框图:根据设计要素绘制模块之间的信号交互图;(4)进行功能模块设计:设计各功能模块的详细工作原理和状态转换图;(5)系统级联调试:将各功能模块进行逐步联调,至整个系统测试和验证。,其中该器件基于Virtex-6FPGA平台,采用VHDL语言进行编程实现。,本次PCI总线控制IP核集成设计已经完成硬件框图的设计和各功能模块的详细设计,正在进行系统模块的联调调试。预计在两个月内完成总体设计,进入仿真验证阶段。