文档介绍：该【计算机组陈原理计算题 】是由【1781111****】上传分享，文档一共【7】页，该文档可以免费在线阅读，需要了解更多关于【计算机组陈原理计算题 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:...个起始位、个数据位、个校验位,,计算数据传送的波特率和比特率。答:波特率:(+++)*=bps彼特率:*(/)=,一个总线周期等于一个时钟周期。若在一个总线传输周期可并行传送位的数据,求该总线的带宽。,总线时钟频率为MHz,假设总线最短传输周期为个时钟周期,试计算总线的最大数据传输率。若想提高传输率,可采取什么措施?.在异步串行传输系统中,字符格式为:个起始位、个数据位、个校验位,个终止位。若要求每秒传输个数据帧,计算数据传送的波特率和比特率。.说明存取周期和存取时间的区别。答:存储周期是指存储器进行连续两次独立的存储器操作所需的最小间隔时间。存储时间是指启动一次存储操作(读或写)到完成该操作所需的全部时间。.某机字长为位,其存储容量是KB,按字编址它的寻址范围是多少?若主存以字节编址,写出主存字地址和字节地址的分配情况。答:K字节=**位K/位=**/=*=K既寻址范围是-,其地址线和数据线的总和是多少?当选用下列不同规格的存储芯片时,各需要多少片?KX位,KX位,KX位,KX位,KX位,KX位答:K*位其地址和数据线的总和是K*位需要片,K*位需要片,K*位需要片,K*位需要片,K*位需要片。.半导体存储器芯片的译码驱动方式有几种?答:两种。一种是线选法,。答:生成原理:用于数据传送,能检测所有一位和双位差错并纠正所有一位差错的二进制代码。当计算机存储或移动数据时,可能会产生数据位错误,这时可以利用汉明码来检测并纠错,简单的说,汉明码是一个错误校验码码集。构造方法:以数据码为例讲讲汉明码的编码原理,此时D=、D=、D=、D=,:..P编码时,先将D、D、D的二进制码相加,结果为奇数,汉明码对奇数结果编码为,偶数结果为,因此P值为,D+D+D=,为偶数,那么P值为,D+D+D=,为偶数,P值为。这样,参照上文的位置表,汉明码处理的结果就是。.若信息位为,要构成能纠正一位错的汉明码,则至少要加上多少冗余位?写出其监督关系表达式。答:位P=⊕⊕⊕P=⊕⊕⊕P=⊕⊕⊕.若汉明码的监督关系式为:S=a⊕a⊕a⊕aS=a⊕a⊕a⊕aS=a⊕a⊕a⊕a接收方收到的码字为:aaaaaaa=,问在最多一位错的情况下发送方发送的信息位是什么?答:P=⊕⊕⊕=⊕⊕⊕=P=⊕⊕⊕=⊕⊕⊕=P=⊕⊕⊕=⊕⊕⊕=又因为最多一位错,,约定的生成多项式G(X)=X+X+X+,试求输出的CRC码字。答:G(X)=X+X+X++X+X+,若接收方收到的码为,问传输中是否有差错?答:X+X+X+即除以得余和已知的不符,所以传输错误。某位微型机地址码为位,若使用K×位的RAM芯片组成模块板结构的存储器,试问:()该机所允许的最大主存空间是多少?答:位=K()若每个模块板为K×位,共需几个模块板?答:K*/K*=块()每个模块板内共有几片RAM芯片?答:K*位/K*位=片:..)共有多少片RAM?答:片*=片()CPU如何选择各模块板?答:CPU通过最高位地质译码选板,次高位地址译码选片。.有一个(,)码,生成多项式G(x)=x+x+,写出代码的循环冗余校验码。答:G(x)=x+x+即转换成,,试用生成多项式G(x)=将其编成循环冗余校验码。答:转换为,,共有个记录盘面,每毫米道,每道记录信息字节,最小磁道直径为mm,共有道,求:()磁盘存储器的存储容量;解:存储容量=道×B/道×面=B()最高位密度(最小磁道的位密度)和最低位密度;解:最高位密度=pB/=B/mm=位/mm(向下取整)最大磁道直径=mm+道/道×=mm+mm=mm最低位密度=B/=B/mm=位/mm(向下取整)()磁盘数据传输率;解:磁盘数据传输率=B×转/分=B×转/秒=B/S()平均等待时间。解:平均等待时间=//=,常规的存储空间为K字,若想不改用其他高速的存储芯片,而使访存速度提高到倍,可采取什么措施?画图说明。答:×位的存储器,其地址线和数据线的总和是多少?当选用下列不同规格的存储芯片时,各需要多少片?K×位,K×位,K×位,K×位,K×位,K×位答:K=,总和为+=K×位需(K×)/(K×位)=片K×位需片K×位需片K×位需片K×位需片K×:CRC生成多项式,其中CRC-用于字符长度为位的情况,其余三种则用于字:..-出错的概率比CRC-低--的可靠性,CRC把-用于重要数据的传输十分合适,所以CRC-在通信,;以太网卡芯片,MPEG解码芯片中,也采用CRC-进行差错控制..假设某设备向CPU传送信息的最高频率是KHz,而相应的中断处理程序其执行时间为s,试问该外设是否可用程序中断方式与主机交换信息,为什么?答:响应频率=/khz=?s<最高频率?s,所以不可用..设磁盘存储器转速为转/分,分个扇区,每扇区存储KB,主存与磁盘存储器传送的宽度为b。假设一条指令最长执行时间是?s,是否可采用一条指令执行结束时响应DMA请求的方案,为什么?若不行,应采取什么方案?答:磁盘的转速为/=r/s磁盘每秒可传送KB××=KB若采用DMA方式,每秒需有:(KB/B)=K次DMA请求而/K=?s<?s,,其键阵列为行×列,分别对应种ASCII码字符,采用硬件扫描方式确认按键信号,问:)扫描计数器应为多少位?)ROM容量为多大?)若行、列号均从开始编排,则当第行第列的键表示字母F”时,CPU从键盘读入的二进制编码应为多少(设采用奇校验)?)参考教材图.,画出该键盘的原理性逻辑框图;)如果不考虑校验技术,此时ROM是否可省?解::七位:*=B::可省该键盘的原理性逻辑框图如下:七位ROMBCPU计数器-RD-CS列译码器:地址译码输入时钟发生器行延译迟码键盘矩阵单器稳:中断触发器:...CPU传送信息的最高频率是KHz,而相应的中断处理程序其执行时间为s,试问该外设是否可用程序中断方式与主机交换信息,为什么?答:响应频率=/khz=?s<最高频率?s,,分个扇区,每扇区存储KB,主存与磁盘存储器传送的宽度为b。假设一条指令最长执行时间是?s,是否可采用一条指令执行结束时响应DMA请求的方案,为什么?若不行,应采取什么方案?答:磁盘的转速为/=r/s磁盘每秒可传送KB××=KB若采用DMA方式,每秒需有:(KB/B)=K次DMA请求而/K=?s<ms,所以不行可以按每个存取周期结束响应DMA请求的方案、写出下列二进制数的原码、反码、补码和移码。()解:原码:根据定义得[x]原=,反码:根据定义得[x]反=,补码:根据定义得[x]补=,移码:[x]移=+=().解:原码:根据定义得[x]原=.反码:根据定义得[x]反=.补码:根据定义得[x]补=.移码:无[x]移()-解:原码:[x]原=-(-)=,反码:[x]反=(+-)+(-)=,补码:[x]补=++(-)=,移码:[x]移=+(-)=()-.解:原码:[x]原=-(-.)=.反码:[x]反=(--)+(-.)=.补码:[x]补=+(-.)=.移码:无[x]移、一个DMA模块采用周期挪用方式从一个速率为b/s的设备向存储器传输字符。CPU读取指令的速率为每秒万条,每条指令一个字,问DMA模块对于CPU速率的影响有多少?答:外设向存储器读写的速率为:/=W/s输入输出访问操作占全部存储器带宽的比例为:/=.%、在程序查询的输入输出方式的系统中,有三个不同的外围设备。假定一个查询操作需要个时钟周期,CPU的时钟频率为MHz。求CPU在以下三种情况下为输入输出查询所花费的时间比率(百分率),假定进行足够的查询以避免数据丢失。:..)鼠标器必须在每秒进行次查询。答:对于鼠标器,查询的时钟周期为:*=占用的CPU时间比率为:/(*)=%.()软盘与CPU的数据传输以位的单位进行,数据传输速率为KB/s。答:对于软盘,查询的速率为:KB/B=K=查询的时钟周期数为:*=占用的CPU时间比率为:/(*)=%()硬盘传输数据以位的字为单位,传输速率MB/s。答:对于硬盘,查询的速率为:MB/B=K查询的时钟周期数为:**=占用的CPU时间比率为:/(*)=%/....,,,--,,,P.[x][x]x(二进制)x(十进制)补原..-.-/..-.-/..+.+/.无-.-,,--,,--,,++,无--:x=/=(.)=-(.)x=-/=(-.)=-?(-.):..x=.=.)=(.)x=-.=(-.)=?(-.)则以上各数的浮点规格化数为:()[x]浮=,;.()[x]浮=,;.()[x]浮=,;.()[x]浮=,;.()[x]浮=,;.()[x]浮=,;.()[x]浮=,;.()[x]浮=,;.()[x]浮=,;.()[x]浮=,;.注:以上浮点数也可采用如下格式:---+十进制---+二进制---十进制--+-