文档介绍：时钟发生器
时钟发生器
组成
为C54xDSP提供时钟信号
一个内部振荡器
一个锁相环电路
时钟发生器的硬件连接?
时钟发生器可以采用两种方法实现:
(1)使用具有内部振荡电路的晶体振荡器(必须配置CLKMD引脚以使能内部振荡器)
(2)使用外部时钟(可以采用封装好的晶体振荡器,此时内部振荡器无效)
C54x DSP有两种类型的PLL :硬件可配置的;软件可编程的
硬件可配置的PLL
硬件配置的PLL:就是通过配置C54x的3个引脚CLKMD1、CLKMD2和CLKMD3的状态,来选定时钟方式。
模式选择引脚
时钟模式
CLKMD1
CLKMD2
CLKMD3
选项1
选项2
0
0
0
使用外部时钟源,PLL×3
使用外部时钟源,PLL×5
1
1
0
使用外部时钟源,PLL×2
使用外部时钟源,PLL×4
1
0
0
使用内部振荡器,PLL×3
使用内部振荡器,PLL×5
0
1
0
使用外部时钟源,PLL×
使用外部时钟源,PLL×
0
0
1
使用外部时钟源,时钟频率除以2
使用外部时钟源,时钟频率除以2
1
1
1
使用内部振荡器,时钟频率除以2
使用内部振荡器,时钟频率除以2
1
0
1
使用外部时钟源,PLL×1
使用外部时钟源,PLL×1
0
1
1
停止模式
停止模式
软件可配置的PLL
具有软件可编程PLL的DSP器件可以选用两种时钟方式之一来配置:
(1)PLL模式—倍频:CLKIN×倍频系数(~15共31个)
(2)DIV模式—分频:CLKIN除以2或4
(由3个外部引脚的状态所决定)
CLKMD1
CLKMD2
CLKMD3
CLKMD复位值
时钟模式
0
0
0
E007h
使用内部振荡器,PLL×15
0
0
1
9007h
使用内部振荡器,PLL×10
0
1
0
4007h
使用内部振荡器,PLL×5
1
0
0
1007h
使用内部振荡器,PLL×2
1
1
0
F007h
使用内部振荡器,PLL×1
1
1
1
0000h
使用内部振荡器,1/2(禁止PLL)
1
0
1
F000h
使用内部振荡器,1/4(禁止PLL)
0
1
1
-
保留(旁路模式)
软件可编程PLL 的方法:对16位存储器映射时钟模式寄存器(CLKMD)编程加载PLL,以配置所要求的时钟方式。
CLKMD(地址为58h):包含定时器的控制和状态位
位
名称
功能
15~12
PLLMUL
PLL乘法系数(乘法器)。
11
PLLDIV
PLL乘法系数(除法器)。
10~3
PLLCOUNT
PLL计数器值。每16个输入时钟CLKIN到来后PLL计数器减1。
(提供牵引时间:从PLL工作到PLL提供稳定时钟所需的时间)
PLL计数器可以用于确保处理器直到PLL锁定之后才被锁定,以
便只有有效的时钟信号送到DSP
2
PLLON/OFF
PLL开/关。与PLLNDIV一起使能或禁止时钟发生器的PLL部分
PLLON/OFF PLLNDIV PLL状态
0 0 关
0 1 开
1 0 开
1 1 开
1
PLLNDIV
PLL时钟发生器选择。
PLLNDIV=0时,工作在分频器(DIV)模式
PLLNDIV=1时,工作在PLL模式
0
PLLSTATUS
PLL状态。表示时钟发生器的工作模式:
PLLSTATUS=0时,分频器(DIV)模式
PLLSTATUS=1时,PLL模式
PLL的乘法系数(CLKOUT=CLKIN×乘法系数)
PLLNDIV
PLLDIV
PLLMUL
乘法系数
0
X
0~14
(/2)
0
X
15
(/4)
1
0
0~14
PLLMUL+1
1
0
15
1(旁路)
1
1
0或偶数
(PLLMUL+1)÷2
1
1
奇数
PLLMUL÷4
(1)使用PLLCOUNT可编程锁定定时器
PLL锁定定时器是一个减1计数器
每16个CLKIN计数器减1
锁定延迟时间可以设置为0~4080(255×16)个CLKIN周期。
公式
TCLKIN为输入时钟周期,LockupTime为所要求的PLL锁定时间。
为了安全,也可以将PLLCOUNT设置为全1,即最大值