EDA技术实用教程4.ppt

文档介绍：Moore 定律
The number of transistors per integrated circuit would double every 18 month.
Dr. Gordon E. Moore,1965
IC 工艺指标:
光刻精度(纳米):
350、250、180、130、
90、65、45、23
晶圆尺寸(英寸):
6、8、12
EDA设计
时间
成本
灵活
功耗
集成度
频率
全定制
>12个月
:<30万
:<100万 90nm: 500万
低
低
高
10G
可编程
<6个月
几十分之一
高
高
1/4
1G
HDL的IEEE标准
IEEE Std VHDL 1076-1987
IEEE Std VHDL 1076-1993
IEEE Std Verilog HDL 1364-1995
IEEE Std SystemC 1666-2005
HDL
Verilog HDL和 VHDL在美国应用比率为
60% vs 40%。
System
C