文档介绍：泉州师范学院
毕业论文(设计)
题目基于FPGA的通用可控分频器的设计
物理与信息工程学院电子信息科学与技术专业 2007 级
学生姓名李文才学号 070303018
指导教师曾永西职称讲师
完成日期 2011年4月1日
教务处制
基于FPGA的通用可控分频器的设计
泉州师范学院电子信息科学与技术专业 070303018 李文才
指导教师曾永西讲师
【摘要】介绍了基于FPGA的通用可控分频器的工作原理和设计过程。根据分频技术原理,使用Altera公司的EP2C8Q208C8芯片为核心器件,在Quartus II平台上,用VHDL语言编程完成了分频器的软件设计、编译、调试、仿真和下载,然后与外围硬件电路相结合调试,最终设计出能进行2到9999分频和占空比1%到99%可调的分频器,该分频器的输入信号为1MHZ。
【关键词】FPGA;VHDL;通用分频器;分频系数;占空比
目录
第1章引言 3
3
VHDL语言和QUARTUS II简介 3
VHDL简介 3
Quartus II简介 4
第2章方案选择及原理分析 4
通用可控分频器硬件方案选择 4
通用可控分频器原理分析 4
偶数分频器 4
5
第3章硬件设计 6
…………………………………………………………………..6
FPGA简介 7
7
第4章软件设计 7
7
7
8
8
9
可控分频的实现 10
第5章软硬件的系统测试 10
结论 10
参考文献 11
致谢 11
附录Ⅰ测量的数据表 12
附录Ⅱ程序 12
第1章引言
分频器是数字系统设计中的一种基本电路,我们往往需要通过分频器得到我们所需要的时钟频率。在实际设计中我们经常用到的为整数分频,有时要求等占空比,有时又要求非等占空比。在同一个设计中有时要求多种形式的分频,通常由计数器或计数器的级联结构构成各种形式的任意占空比偶数分频及非等占空比的奇数分频,实现起来比较简单,对于等占空比的奇数分频以及可控的分频实现起来会较为困难。本文利用VHDL硬件描述语言,通过QuartusⅡ,使用Altera公司的FPGA芯片,设计了一种能够满足上述要求,而且较为通用的可控分频器。只需在分频器的输入端用按键输入相应的分频系数,就可以得到所需的频率。
随着电子技术的高速发展,FPGA/CPLD以其高速、高可靠性、串并行工作方式等突出优点在电子设计中受到广泛的应用,而且代表着未来EDA设计的方向。FPGA/CPLD的设计采用了高级语言,如VHDL语言AHDL语言等,进一步打破了软件与硬件之间的界限,缩短了产品的开发周期。所以采用先进的FPGA/CPLD取代传统的标准集成电路、接口电路已成为电子技术发展的必然趋势。
EDA技术代表了当今电子设计技术的最新发展方向,采用EDA工具,电子设计师可以从概念、算法、协议等开始设计电子系统,大量工作可以通过计算机完成,并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在汁算机上自动处理完成。由于现代电子产品的复杂度和集成度的日益提高,一般分离的中小规模集成电路组合已不能满足要求,电路设计逐步地从中小规模芯片转为大规模、超大规模芯片,具有高速度、高集成度、低功耗的可编程朋IC器件已蓬勃发展起来。[1]
分频器是一种在 FPGA 的设计中使用效率非常高的设计,使用硬件描述语言进行设计消耗不多的逻辑单元就可以实现对时钟的操作,具有成本低、可编程等优点。
VHDL语言和QUARTUS II简介
VHDL语言简介
VHDL(VHSIC(Very High Speed Integrated Circuit)Hardware Description Language)是超高速集成电路硬件描述语言,是一种用于电路设计的高级语言。它出现于80年代后期,刚开始时它是由美国国防部开发出来的,是为了供美军用来提高设计的可靠性和缩减开发周期的一种使用范围比较小的设计语言。VHDL语言主要应用于数字电路系统的设计。目前,国内对它的应用多数集中在FPGA/CPLD/EPLD的设计当中,除此之外,一些较为有实力的单位,也将它用来设计ASIC。
VHDL语言具有多层次描述系统硬件功能的能力,既可以描述系统级电路,又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述