文档介绍：第5章时序逻辑电路
时序逻辑电路概述
时序逻辑电路的特点:
电路在任何时候的输出稳定值,不仅与该时刻的输入信号有关,而且与该时刻以前的电路状态有关;电路结构具有反馈回路.
1. 时序逻辑电路的基本概念
2. 时序逻辑电路的结构模型
X
Z
Q
W
组合电路
存储电路
外部输入信号
外部输出信号
驱动信号
状态信号
3. 时序逻辑电路的描述方法
(1)逻辑方程
输出方程: Z(tn)=F[X(tn),Q (tn)]
驱动方程: W(tn)=G[X(tn),Q (tn)]
状态方程: Q(tn+1)=H[W(tn),Q (tn)]
说明任何时刻的输出不仅和该时刻的外部输入信号有关,而且和该时刻的电路状态及以前的输入信号有关。
(2)状态表
输入原状态新状态输出
X Qn Qn+1 Z
输入
原状态
Qn
Qn+1/Z
X
新状态/ 输出
Qn
Qn+1
X/Z
原状态
新状态
输入/ 输出
(3)状态图
(4)时序图(定时波形图)
Reset
Set
Q
锁存器
存储电路由存储器件组成,能存储一位二值信号的器件
.
双稳态电路特点:
①具有两个稳定状态,用0 和1表示,在无外信号作用时,
电路长期处于某个稳定状态,这两个稳定状态可用来
表示一位二进制代码。
②它有一个或多个输入端,在外加信号激励下,可使
电路从一个状态转换成另一个状态。
两类存储单元电路:
(1) 锁存器
(2) 触发器
锁存器: 直接由激励信号控制电路状态的存储单元.
触发器: 除激励信号外,还包含一个称为时钟的控制信号
输入端. 激励信号和时钟一起控制电路的状态.
锁存器和触发器工作波形示意图:
Reset
Set
Q
Set
Reset
Clock
Q
S
R
Q
Q
S
R
Q
Q
C
1. RS 锁存器的电路结构及逻辑符号
≥1
≥1
SD
RD
Q
Q
S
R
Q
Q
S
R
Q
Q
或
SD :置位端(置1端);
RD :复位端(置0端);
两个输入端(激励端):
定义: Q=0,Q=1 为0状态; Q=1,Q=0 为1状态.
普通锁存器