文档介绍：该【环路的跟踪性能 】是由【1875892****】上传分享，文档一共【64】页，该文档可以免费在线阅读，需要了解更多关于【环路的跟踪性能 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。2025/3/9
RF DBTEL
1
射频电路概况
随着电路集成技术日新月异的发展，射频电路也趋向于集成化、模块化，这对于小型化移动终端的开发、应用是特别有利的。
目前手机的射频电路是以 RFIC 为中心结合外围辅助、控制电路构成的。
射频电路中各典型功能模块的分析是我们讨论的主要内容。
2025/3/9
RF DBTEL
2
2025/3/9
RF DBTEL
3
Outline
收发器（Transceiver）
锁相环（PLL）
功率控制环路（APC）
收发双工器（Diplexer）
衰减网络（Attenuation）
匹配网络（Matching）
滤波网络（Filter）
平衡网络（Balance）
其它
2025/3/9
RF DBTEL
4
收发器（Transceiver）
收发器即调制解调器
调制：发射时基带信号加载到射频信号
解调：接收时射频信号过滤出基带信
Transceiver根据其工作频率可分为：单频、双频、三频等
Transceiver根据其中频特征可分为有中频、零中频、近零中频等
以DB2009为例介绍Transceiver UAA3535的内部结构
2025/3/9
RF DBTEL
5
Transceiver UAA3535（Philips）
UAA3535是近零中频收发器，它最多可以作三频收发
它内部有：
三个PLL（包括一个内置VCO）、正交混频解调器、可控增益低噪放大器、混频调制器等
它需外接：
13MHz参考基准时钟、RXVCO、TXVCO、基带控制信号等
详见UAA3535 Data Sheet
我们需要研究其内部各重要节点的频率、
带宽，信号转换的流程等细节
2025/3/9
RF DBTEL
6
返回
2025/3/9
RF DBTEL
7
锁相环（PLL）
锁相环四个基本构成元素
锁相环路的性能
基本构成电路分析
锁相环在手机中应用举例
详见《射频锁相环》
2025/3/9
RF DBTEL
8
锁相环四个基本构成元素
鉴相器（PD）鉴频器（FD）鉴相鉴频（PFD）：
PD/FD/PFD是一个相位/频率比较装置，用来检测输入信
号与反馈信号之间的相位/频率差
环路滤波器Loop Filter（LP）：
LP一般为N阶低通滤波器
电压控制振荡器（VCO）：
VCO是一个电压--频率变换装置 ，输出振荡频率应随输
入控制电压线性地变化
参考信号源（Reference signal source）：
参考信号源提供与反馈信号鉴相鉴频用的对比输入信号
2025/3/9
RF DBTEL
9
PLL Block Diagram
返回
2025/3/9
RF DBTEL
10
锁相环路的性能
锁相环的基本性能包括捕获过程与同步
（1）捕获过程的性能指捕获带和捕获时间。
捕获带指环路能通过捕获过程而进入同步状态所允许的最大固有频差
捕获时间是环路由起始时刻到进入同步状态的时刻之间的时间间隔
Frequency deviation capability >> the max. PLL capture range
（2）环路锁定之后稳态频差等于零，进入同步状态。稳态相差通常总是存在的，它是一个固定值。