VHDL顺序语句公开课获奖课件赛课一等奖课件.ppt

文档介绍：该【VHDL顺序语句公开课获奖课件赛课一等奖课件 】是由【梅花书斋】上传分享，文档一共【42】页，该文档可以免费在线阅读，需要了解更多关于【VHDL顺序语句公开课获奖课件赛课一等奖课件 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。第四章 VHDL次序语句（Sequential Statement）
Process，Function，Procedure中的语句都是次序执行，以Process为例
Process与Process之间，与其他并行语句之间都是并行的关系
、 赋值语句
1. 次序信号赋值语句
信号名 <=赋值源；
　　赋值符号左边必须是信号名，但不能是端口申明中指定为in的信号。右边体现式中可以出现任意对象类，但不能出现端口申明中指定为out的信号。　　例：　　　　B <= A;　
　　　　　-- 惯性延迟，无时间延迟子句，即δ延迟　　　　D <= C after 5 ns;
-- 传播延迟，指定延迟时间
2. 变量赋值语句
变量赋值的含义是：用计算赋值符号右边的体现式所得新值取代变量本来的值。变量赋值的语法形式为：　　变量名 := 体现式；
3、赋值目的
a:=‘1’;
C1:=“1100”;
G(2)<=y;
H(I)<=z;
F(1 to 4):=“1001”;
SIGNAL a,b,c,d : STD_LOGIC;
SIGNAL S : STD_LOGIC_VECTOR(1 TO 4);
…
VARIABLE e, f : STD_LOGIC;
VARIABLE g : STD_LOGIC_VECTOR(1 TO 2);
VARIABLE h : STD_LOGIC_VECTOR(1 TO 4);
S <=(‘0’, ‘1’, ‘0’ , ‘0’);
(a, b, c, d) <= s;
--a<=‘0’; b<=‘1’; c<=‘0’; d<=‘0’;
…
(3=>e, 4=>f, 2=>g(1), 1=>g(2) ):=h;
--g(2) :=h(1) ; g(1) :=h(2) ; e :=h(3) ; f :=h(4) ;
流程控制构造
VHDL为顾客提供了若干控制进程内部执行流的构造，可分为条件控制和循环控制两种。
IF语句
CASE语句
LOOP语句
NEXT语句
EXIT语句
1. if语句（条件控制语句）
if 条件体现式 then
次序语句　　　　end if;
if 条件体现式 then
次序语句　　　　 else
次序语句
　　　　end if;
if 条件体现式 then
次序语句
　 elsif 条件体现式 then
次序语句
　 else
次序语句　 end if;
求取最大值
BEGIN
IF (a<b) THEN
y<=b;
ELSE
y<=a;
END IF;
END max;