1 / 5
文档名称:

数字逻辑试题.doc

格式:doc   大小:92KB   页数:5页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

数字逻辑试题.doc

上传人:mh900965 2018/3/19 文件大小:92 KB

下载得到文件列表

数字逻辑试题.doc

文档介绍

文档介绍:1、若输入变量A、B只要有一个为0时,输出F=1,则其输入输出的关系是(C )。

2、在( D )情况下,函数的输出是逻辑“0”。
A. 全部输入为“0” 、B同时为“1” 、D同时为“1” D. 全部输入为“1”
3、2:4线译码器的唯一输出有效电平是( A )电平。

4、下面器件不是组合逻辑器件的是( C )。
B. 计数器 C. 多路选择器 D. 编码器
5、组合逻辑电路通常由(B )组合而成。
A. 门电路 B . 触发器 C. 计数器 D. 寄存器
6、与非门和( B )门是逻辑等价的。
A. 非或 B. 或非 C. 非与 D. 与或非
7、构造一个模20同步计数器,需要( D )个触发器。
A. 3 B. 5 C. 4 D. 2
8、组合逻辑电路输出与输入的关系不能用( D )描述。
A. 真值表
9、若将D触发器的D端连在端上,经100个脉冲作用后,它的状态为,现态为( A )。
A. B.
10、逻辑函数,当变量的取值为(D )时,将出现冒险现象。
=C=1 B. B=C=0 C. A=C=0 D. A=B=1
1、逻辑代数中三个基本规则是:( 代入规则)、( 对偶规则)和( 反演规则)。
2、对于JK触发器,若J=K,则可完成( T )触发器逻辑功能,若J=,则可完成( D )触发器逻辑功能。
3、时序逻辑电路按其是否受统一的时钟脉冲的控制的不同,分为( 同步时序脉冲)和( 异步时序脉冲)。
4、时序逻辑电路在任一时刻的输出不仅取决于该时刻的输入,而且与( 现态)状态有关。
5、(- 35)D = ( 1100011 )原码== ( 1011100 )反码=( 1011101 )补码
6、(345)D = ( 101011001 )B == ( 159 )H = ( 101011001 )BCD =( 101011100)余3码
1、利用代数法证明(5分)
证明:
令F=
2、写出函数的反函数和对偶函数。(4分)
3、已知利用卡诺图方法求最简逻辑函数表达式。(5分)
4、用隐含表法化简下面状态表,写出最简状态表。(6分)
现态
次态/输出
x=0
x=1
A
E/0
D/0
B
A/1
F/0
C
C/0
A/1
D
B/0
A/0
E
D/1
C/0
F
C/0
D/1
分析如图所示电路图。(1)写出逻辑函数表达式及最简式;(2)列出真值表;(3)写出电路实现功能。(共8分)