文档介绍：数字逻辑大作业
——多功能数字钟的设计与实现
2009-01-09
数字逻辑实验报告
(2008 /2009 学年第1学期)
课程名称:数字逻辑
题目:多功能数字钟的设计
专业:软件工程
学生姓名:黄生
李林
王欣
指导教师:张明
设计成绩:
2009年1月 9 日
目录
设计目的及要求 2
目的: 2
要求: 3
工作原理及系统框架 3
各部分选定方案 3
电路组成及相关器件说明 4
1. 七段共阳极数码管: 4
2. 七段显示译码器74LS247: 5
3. 模60计数器(用两片74161实现): 6
4. 模24计数器(用两片74290实现): 7
5. 整点报时电路 8
6. 闹钟电路7485数据比较器 8
7. 校时电路 10
调试过程 10
设计结论 10
设计心得与总结 11
参考文献 13
附录一:器件表及总体设计图 14
器件表 14
总设计图: 14
附录二:仿真结果 15
15
2. 模60计数器 15
3. 模24计数器 16
4. 整点报时 16
5. 闹钟 17
附录三:成员工作说明 18
设计目的及要求
目的:
综合考察学生对本门课程所学知识的理解和运用。通过本次大作业的设计,培养学生灵活运用所学知识解决比较复杂的实际问题的能力。
要求:
、触发器、译码器等方面的知识。
、选片、连线、调试、排除故障到实现一个数字系统的全过程。
,完成实验报告要求。
工作原理及系统框架
通过计数器对秒脉冲的计数实现数字时钟的计时功能。计数器采用74161实现模60计数功能,也就是对分和秒的计数;而采用74290实现模10计数和模2计数实现对时的个位和十位分别计数。(本次大作业为了达到对两种芯片的练****二采用两种不同芯片实现计数器)。秒计数器的CP脉冲信号直接来源于秒脉冲发生器;分计数器的CP脉冲信号源为秒计数器计满六十后产生的进位;时计数器的CP信号源为分计数器计满六十后产生的进位。计数器的输出经由译码器送给显示器显示。计数出现误差可以通过校时电路校时、校分。下图是数字时钟的总框架图:
各部分选定方案
1. 显示器:七段共阳极LED显示数码管
2. 译码器:六片74LS247七段显示译码器分别对时、分、秒的个位和十位产生的数据进行译码。
3. 计数器
秒计数器:两片74161级联实现模60计数
分计数器:两片74161级联实现模60计数
时计数器:两片74290级联实现模24计数。A芯片Q3产生的进位作为B芯片中模2计数器的CP信号。
4. 校时电路
对计数器的CP时钟信号进行处理,选择性的使用相应的CP信号。校时的时候采用外来校时CP信号,不校时的时候采用前一个计数器产生的进位脉冲为CP信号。
5. 整点报时
当分、秒计数器发生装置停止工作。
6. 闹钟电路
对设定数据与计数器输出数据使用7485数据比较器进行比较,若完全相等则闹钟,且闹钟持续一分钟;若不相等则等待相等的时刻到来。
电路组成及相关器件说明
1. 七段共阳极数码管:
本次设计所选用的是半导体数码管,是用发光二极管(简称LED)组成的字形来显示数字,七个条形发光二极管排列成七段组合字形,便构成了半导体数码管。半导体数码管有共阳极和共阴极两种类型。本次设计主要采用共阳极数码管,该数码管的七个发光二极管的阳极接在一起即共用一个阳极,而七个阴极则是独立的。当共阳极数码管的某一阴极接低电平时,相应的二极管发光,
此时我们可根据字形使某几段二极管发光,所以共阳极数码管需要输出低电平有效的译码器去驱动。
以下是七段共阳极LED显示数码管以及管脚标注图。
2. 七段显示译码器74LS247:
译码为编码的逆过程。在数字系统中,编码器和译码器常常成对出现,在本实验中的计数器充当了编码器。译码器输出与输入代码有唯一的对应关系,一个输出端对应着唯一的数据输入,也就是说一次输入只能有一个输出端被译中。本次实验采用低电平输出有效地74LS247芯片。
以下是74LS247的管脚图以及74LS247与数码管相连的图示
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
+UCC
f
g
a
b
c
d
e
A1
A2
A3
A0
GND
RBI
BI
LT
74LS247
A3
A2
A1
A0
+5V
f
g
a
b
c
d
e
RBI
BI
LT
510W ´7
74LS247 74LS247与数码管相连
下表是7