文档介绍：第七章可编程逻辑器件PLD
§7-1 可编程逻辑器件PLD概述
§7-2 可编程逻辑器件PLD的基本单元
§7-3 可编程只读存储PROM和可编程逻辑阵列PLA
§7-4 可编程逻辑器件PAL和通用逻辑阵列GAL
§7-5 高密度可编程逻辑器件HDPLD原理及应用
§7-6 现场可编程门阵列FPGA
§7-7 随机存取存储器(SRAM)
小结
连接线与点增多
抗干扰下降
传统的逻辑系统,当规模增大时
(SSI MSI)
焊点多,可靠性下降
系统规模增加成本升高
功耗增加
占用空间扩大
半定制
标准单元(Standard Cell)
门阵列(Gate Array)
可编程逻辑器件(Programmable Logic Device,PLD)
近年来PLD从芯片密度、速度等方面发展迅速,已成为一个重要分支。
MAX7128S
专用集成电路(简称ASIC)
系统放在一个芯片内
用户定制
集成电路
ASIC
全定制(Full Custom Design IC
厂商直接做出。
如:表芯
厂商做出半成品
半定制(Semi-Custom Design IC)
§7-1 可编程逻辑器件PLD概述
PLD是70年代发展起来的新型逻辑器件,相继出现了ROM、
PROM、PLA、PAL、GAL、EPLD和FPGA等,它们组成基本相似。
一、PLD的基本结构
与门
阵列
或门
阵列
乘积项
和项
PLD主体
输入
电路
输入信号
互补
输入
输出
电路
输出函数
反馈输入信号
输出既可以是低电平有效,
又可以是高电平有效。
可由或阵列直接输出,
构成组合;
通过寄存器输出,
构成时序方式输出。
可直接
输出
也可反馈到输入
二、PLD的逻辑符号表示方法
A
A
A
A
B
C
D
F1
固定连接
编程连接
F1=A•B•C
A
B
C
D
F2
F2=B+C+D
PLD具有较大的与或阵列,逻辑图的
画法与传统的画法有所不同
下图列出了连接的三种特殊情况:
,输出为0。
,因此E=D。
,相当与门输出为1。
注:F=1将导致关断其它乘积项的输出。
下图给出最简单的PROM电路图,右图是左图的简化形式。
实现的函数为:
固定连接点
(与)
编程连接点
(或)
三、PLD的分类
(1)与固定、或编程:ROM和PROM
(2)与或全编程:PLA
(3)与编程、或固定:PAL、GAL和HDPLD
、或编程:与阵列全固定,即全译码;ROM和PROM
PLD基本结构大致相同,根据与或阵列是否可编程分为三类:
、或全编程:
代表器件是PLA(Programmable Logic Array),下图给出了PLA的阵列结构,在PLD中,它的灵活性最高。由于与或阵列均能编程的特点,在实现函数时,只需形成所需的乘积项,使阵列规模比PROM小得多。
、或固定:代表器件PAL(Programmable Array Logic) 和GAL(Generic Array Logic)。,
这种结构中,或阵列固定若干个乘积项输出,见下图。