文档介绍：第六章异步时序逻辑电路
同步时序逻辑电路采用时钟脉冲对电路进行控制,由时钟脉冲决定电路状态的转换。
异步时序逻辑电路不采用时钟脉冲控制,电路状态改变仅受输入信号的控制。可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路。
脉冲异步时序电路
引起触发器状态变换的脉冲信号由输入端直接提供,输入脉冲应满足以下约束:
⑴输入脉冲宽度应保证触发器正常翻转
⑵输入脉冲间隔应保证后一个脉冲到来时,前一个脉冲引起的电路变化结束。
⑶不允许两个或两个以上输入端同时出现脉冲
1
脉冲异步时序逻辑电路分析
用状态表、状态图、时间图为工具,分析步骤与同步电路相似。
例 1: 分析异步时序逻辑电路图功能
解:电路由两个 J – K 触发器组成。输出 Z 是输入和状态的函数,属于 Mealy 型。
⑴写出输出函数和激励函数表达式
⑵列出电路次态真值表
输入
现态
激励函数
次态
x
y2
y1
J2
K2
C2
J1
K1
C1
y2(n+1)
y1(n+1)
1
1
1
1
0
0
1
1
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
0
1
0
1
0
2
脉冲异步时序逻辑电路分析
J – K 触发器状态变化发生在时钟端负跳变时,在真值表中用“”表示。x = 0 时电路状态不变,因此在真值表中 x = 1。
⑶做出状态表和状态图
⑶⑷
现态
次态y2(n+1) y1(n+1) /Z
y2
y1
x = 1
0
0
1
1
0
1
0
1
0 1 / 0
1 0 / 0
1 1 / 0
0 0 / 1
0/0 0/0
00 01
x/Z 1/1 1/0
11 10
0/0 0/0
1/0
1/0
⑷画出时间图并说明电路逻辑功能
分析表和图可知,电路为模 4 加 1 计数器。当收到 4 个输入脉冲时,产生进位脉冲。
x
y1
y2
Z
3
脉冲异步时序逻辑电路分析
例 2:分析异步时序逻辑电路图的功能
电路由两个R – S 触发器组成。三个输入端 x1、x2、x3,输出端 Z 是状态变量的函数,属于 Moore 型。
⑴输出函数和激励函数表达式为:
,
⑵根据激励函数表达式和 R – S 触发器功能表,可列出电路次态真值表。注意:三个输入中,每个时刻仅允许一个有脉冲(为 1)。
4
脉冲异步时序逻辑电路分析
⑶根据真值表,可作出状态表和状态图。
假定电路状态转换发生在输入脉冲作用结束时,与脉冲后沿对齐。
输入
现态
激励函数
次态
x1
x2
x3
y2
y1
R2
S2
R1
S1
y2(n+1)
y1(n+1)
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
0
1
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
0
1
0
0
0
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
5
脉冲异步时序逻辑电路分析
⑷画出时间图并说明电路逻辑功能,
现态
次态 y2(n+1) y1(n+1)
输出
y2
y1
x1
x2
x3
Z
0
0
1
1
0
1
0
1
10
10
10
10
00
00
11
00
00
00
00
01
0
1
0
0
x2,x3 x1
x1
00/0 10/0
x3
x2,x3 x1 x2 x1 x2
01/1 11/0
x3
假定输入端 x1、x2、x3 出现脉冲的顺序为:x1、x2、x1、x3、x1 、x2、x3 、x1、x3、x2 ,根据状态表和状态图作出时间图。
由状态图和时间图可知,当3 个输入端依次顺序产生脉冲时,输出一个“1”信号。
x1
x2
x3
y2
y1
Z
6
脉冲