文档介绍：算术运算电路和竞争冒险
课时授课计划
课程内容
内容: 加法器和数值比较器
组合逻辑电路中的竞争冒险
目的与要求:
1. 掌握半加器,全加器的逻辑功能、逻辑符号。
2. 了解多位加法器实现进位的方法。
3. 掌握数值比较器的逻辑功能。
4. 了解MSI加法器74LS283。
5. 竞争冒险的概念、产生的原因。
6. 竞争冒险的判断。
7. 竞争冒险现象的消除方法。
重点与难点:
半加器、全加器、数值比较器的基本概念。
竞争冒险现象的消除方法。
竞争冒险的判断。
课堂讨论:多位二进制数如何比较大小?
1 .什么情况时要考虑竞争冒险问题?
2 .译码显示时是否要考虑竞争冒险问题?
现代教学方法与手段:
大屏幕投影
复习(提问):
常用MSI组合逻辑电路及其实现组合逻辑函数的方法?
加数
本位的和
向高位的进位
加法器
半加器:
只考虑两个一位二进制相加,不考虑来自低位进位的运算电路。因此输入输出信号有:
输入信号:加数Ai,被加数Bi;
输出信号:本位和Si,向高位的进位Ci。
2. 全加器:
不仅考虑两个一位二进制相加,还考虑来自低位进位的运算电路。
输入信号:加数A,被加数B,来自低位的进位Ci。
输出信号:本位和S,向高位的进位Co。
真值表如下:
多位加法器
串行进位:低位全加器的进位输出依次加到相邻高位全加器的进位输入端。最低位的进位输入端接地。
运算速度慢;但电路简单。
并行进位:运算速度快;但电路较复杂。
4位串行加法器
并行进位加法器(超前进位加法器)
进位生成项
进位传递条件
进位表达式
和表达式
4位超前进位加法器递推公式
超前进位发生器
加法器的级连
集成二进制4位超前进位加法器
加法器的应用
1、8421 BCD码转换为余3码
BCD码+0011=余3码
2、二进制并行加法/减法器
C0-1=0时,B0=B,电路执行A+B运算;当C0-1=1时,B1=B,电路执行A-B=A+B运算。