文档介绍：第四节时序逻辑电路设计
无论是组合电路,还是时序电路,其电路设计的宗
旨是一样的:在达到功能要求的前提下,使电路最稳定、
最简单。
时序逻辑电路的设计思路是:针对某一给定逻辑要
求,选择几个逻辑状态(越少越好)来描述它,再用某
种类型的触发器来实现这一逻辑功能。
一、时序逻辑电路设计的一般步骤
根据设计要求设定确定各触发器
若干状态、建立状输入的连接及
态表输出电路
状态化简、分配 NO
是否最佳?
用编码表示
给各个状态 YES
选择触发器设计完成
的形式
下面举例说明如何实现一个时序逻辑的设计:
书例7-9 一个串行输入序列的检测电路,要求当序
列连续出现 4 个“1”时,输出为 1,作为提示。其他情
况输出为 0。
如果不考虑优化、最佳,以我们现有的知识可以很
容易解决: Z
X
D Q D Q D Q D Q
0 1 2 3
/RD
CP
如果没要求最优化设计,上述电路就可以了。通常
我们为了节省设计时间,想出一种设计方案能够完成设
计要求就适可而止了。
但如果要求实现最优化设计,比如大批量应用的电
路、功耗要求苛刻的场合,我们就要把电路加以优化,
以降低成本、降低功耗。
下面我们就按照一个标准的设计步骤,完成这个设
计。
第一步:建立原始状态图和状态表
根据题意,我们需要记忆前三个状态,如果是全 1 ,
则新的输入如果为 1 ,就满足“连续四个 1 ”的条件,
输出为 1 。
设输入序列为 X ,输出为 Z 。前三个状态的组合为:
000 100 010 110 001 101 011 111
表示为: A B C D E F G H
第二步: 状态简化
前面我们根据前三位可能的所有组合,设定了 8 个
状态A ~ H,其实仔细分析一下,根本用不了这么多状态。
我们可以从Z=1的可能性大小的角度,将状态简化为
4 个状态:
a b c d
A 000 B 100 D 110 H 111
C 010 F 101
E 001
G 011
前途渺茫有点可能较有希望特有希望
这说明通过寻找内在规律,可以达到化简的目的。
刚才我们采用倒叙的方法,直接给出了化简的结果。但这个化简过程是根据我们发现的“可能性大小”的规律完成的,带有一定的偶然性,如果我们没有发现什么规律,就一定不能简化了吗? 因此,我们要找到一种科学严谨的方法,按部就班地进行化简。
首先,我们先讲几个概念:
完全描述状态转移表
如果状态转移表中,在所有输入条件下,均有明确
的状态转移和输出,则称为~ 。(本例既是)
非完全描述状态转移表
如果状态转移表中,有些输入条件下,次态或输出
不确定,是任意的,以X表示,则称为~ 。
定理: 在完全描述状态转移表中,如果两个状态
“等价”,则可以合并为一项。
那么,什么叫等价呢?
等价有两个条件:
(1)在所有输入条件下,两状态对应的输出完全相等。
本例除H状态外,均可满足这一条件。
(2)在所有输入条件下,两状态的状态转移效果完全
相同。
那么,什么叫转移效果相同呢? 有三种可能:
(1)在所有输入条件下,两个状态的下一状态一一
对应相同。(如本例的 A和 E、 B和F)
(2)在有些输入条件下,虽然状态转移的下一状态不同,
如 S1 S3, S2 S4;如果S3 和 S4 是等价的,则
也转移效果相同。这里S3 与 S4 等价是 S1与 S2等价的隐
含条件。
本例中 A、C的转移效果就是相同的:
X=1 X=0
A B A A 因为B、F等价
C F C E A、E等价

(3)在有些输入条件下,(S1和S2)与(S3和S4)互为
等价的隐含条件, 则S1、S2转移效果相同;S3、S4转移
效果相同。
本例没有这种情况。