文档介绍：1
第一部分绪论
存储器
I/O接口
I/O设备
地址总线(AB)
CPU
存储器
I/O接口
I/O设备
数据总线(DB)
控制总线(CB)
微型计算机的硬件结构简图
微型计算机的硬件结构特点
CPU、存储器、I/O接口
三总线:地址总线、数据总线、控制总线
2
第二部分运算基础
一、十进制、二进制、十六进制间的转换关系(注意后缀)
二、带符号数的表示方法(重点是补吗)
机器数和真值的概念
原码
反码(正、负数的定义)
补码(正、负数的定义)
8位、16位二进制补码的表达范围
溢出的概念
三、BCD码
二进制形式表达的10进制数
一位BCD码用4位二进制数表示
四、ASCII码
7位二进制编码
计算机中所有的字符及符号均存储为ASCII码形式
3
第三部分 8086CPU结构
一、一般结构
数据总线(D0~D15)内部结构为16位,运算能力为16位,能处理16位数据,也能处理8位数据
地址总线(A0~A19)是20位的,直接寻址能力达1M字节
二、8086CPU的结构特点
EU和BIU二部分组成,形成二者并行工作的流水线结构
EU:负责执行指令(处理内部事务)
BIU:负责从存储器或外部设备中读取操作码和操作数,并将结果写入指令指出的地址(处理外部事务)
EU的结构(ALU、通用寄存器组、标志寄存器、运算寄存器)
EU的功能(完成算术逻辑运算、计算操作数的地址)
BIU的结构(段寄存器、IP、指令队列、地址产生器、总线控制器)
BIU的功能
4
三、 8086CPU的寄存器结构
通用寄存器组
指针与变址寄存器组
段寄存器组
标志寄存器
指令指针
4个16位的寄存器
(一个16位的寄存器)
一个含有9个标志位的寄存器
8086CPU寄存器
5
四、 8086CPU的引脚及功能
采用了引脚复用技术
最小组态下的引脚功能
地址和数据总线
AD0-AD15(通过地址锁存器将地址和数据分开)
A16、A17、A18、A19
控制信号
RD (读、输出)
WR (写、输出)
M/IO (存储器、IO选择、输出)
BHE (高8位数据操作、输出)
READY(存储器/IO准备好,出入)
ALE(地址锁存允许、输出)
INTR(可屏蔽中断请求、输入)
INTA(可屏蔽中断允许、输出)
NMI (非屏蔽中断请求、输入)
RESET(系统复位、输入)
如:M/IO=1 RD=0 存储器读
M/IO=1 WR=0 存储器写
M/IO=0 RD=0 接口读
M/IO=0 WR=0 接口写
如:MOV AL, [1200H]
为存储器读操作
MOV [DI], AL
为存储器写操作
IN AL, 50H
为IO读操作
OUT 60H, AL
为IO写操作
6
五、 8086CPU对存储器的管理
字和字节的概念
一个存储单元可存储一个字节
存储器中存储数组:低位地址存放低位字节,高位地址存放高位字节
如
EF
38
76
0357H
0356H
0358H
0359H
05
字
字
7
六、 8086CPU对存储器的分段管理管理
为什么要分段:20位地址的寻址空间(1M字节和16位运算能力的矛盾)
分段的原则
段在内存的位置不受限制,数量不受限制
每个段的首址必须能被16整除,即16进制的最低位一定是0
一个段的最大容量为64K
段的类型为CS、 DS、 SS 、ES等 4种
段的产生:由段寄存器(CS、DS、SS、ES)给出相应段的首地址
8
七、物理地址和逻辑地址
物理地址为CPU对存储器实际寻址的地址,为1M字节的20位地址
物理地址的范围:00000H—FFFFFH
逻辑地址
段地址:在段寄存器中,程序一旦设定,段地址不再变化
段内偏移量:存储单元所在的位置到段的基址的距离,随程序的执行或数据操作而变化
偏移量的变化范围:0000H—FFFFH,寻址空间为64K字节
物理地址(16进制)=段地址0 (16进制) +偏移量(16进制)
如某指令的逻辑地址:CS=C018H, IP=FE7FH
物理地址为:C018 0 H+FE7FH=CFFFFH
9
八、段的使用范围
程序存放在代码段,CS中为段基址,IP中为偏移量
某些数据存放在数据段,DS中为段基址,偏移量由寻址方式确定
某些数据存放在附加段,ES中为段基址,偏移量由寻址方式确定
堆栈用来暂时存放一些特殊的数据存储单元,SS中为段基址(栈底),SP中为偏移量(栈顶)。
九、堆栈操作
栈底:SS
栈顶:SP
进栈指令:PUSH 出栈指令:P