EDA技术实用教程-第五章 VHDL设计初步.ppt

文档介绍：EDA技术实用教程
第5章
VHDL设计初步
VHDL的功能和标准
VHDL 描述
输入端口
输出端口
电路的行为和功能
VHDL有过两个标准:
IEEE Std 1076-1987 (called VHDL 1987)
IEEE Std 1076-1993 (called VHDL 1993)
【例5-1】
ENTITY mux21a IS
PORT( a, b : IN BIT ;
s : IN BIT;
y : OUT BIT ) ;
END ENTITY mux21a ;
ARCHITECTURE one OF mux21a IS
BEGIN
y <= a WHEN s = '0' ELSE
b ;
END ARCHITECTURE one ;
实体
结构体
多路选择器VHDL描述
图5-1 mux21a实体
图5-2 mux21a结构体
2选1多路选择器的VHDL描述
2选1多路选择器的VHDL描述
【例5-2】
ENTITY mux21a IS
PORT ( a, b : IN BIT;
s : IN BIT;
y : OUT BIT );
END ENTITY mux21a;
ARCHITECTURE one OF mux21a IS
SIGNAL d,e : BIT;
BEGIN
d <= a AND (NOT S) ;
e <= b AND s ;
y <= d OR e ;
END ARCHITECTURE one ;
【例5-3】
. . .
ARCHITECTURE one OF mux21a IS
BEGIN
y <= (a AND (NOT s)) OR (b AND s) ;
END ARCHITECTURE one;
2选1多路选择器的VHDL描述
【例5-4】
ENTITY mux21a IS
PORT ( a, b, s: IN BIT;
y : OUT BIT );
END ENTITY mux21a;
ARCHITECTURE one OF mux21a IS
BEGIN
PROCESS (a,b,s) BEGIN
IF s = '0' THEN
y <= a ; ELSE y <= b ;
END IF;
END PROCESS;
END ARCHITECTURE one ;
VHDL相关语句说明
1. 实体表达
【例5-5】
ENTITY e_name IS
PORT ( p_name : port_m data_type;
...
p_namei : port_mi data_type );
END ENTITY e_name;
或:
【例5-6】
ENTITY e_name IS
PORT ( p_name : port_m data_type;
...
p_namei : port_mi data_type );
END e_name;
VHDL相关语句说明
2. 实体名
3. PORT语句和端口信号名
4. 端口模式
IN
OUT
INOUT
BUFFER
例5
ENTITY e_name IS
PORT (p_name : port_m data_type;
……….
p_namei : port_mi data_type);
END ENTITY e_name;
例5中的 port_m 表达端口模式。
定义端口上数据的流动方向和方式。
IN: 1)仅允许数据流入端口;2)不用的一般接地;
OUT : 1)仅允许数据流从实体内部输出;2)不能用于内部反馈;
3)不用的不能接地;
INOUT: 输入输出双向端口;
PCI总线的地址/数据复用线 DMA控制器数据总线
BUFFER: 与 INOUT 类似,区别在于当需要输入数据时,只允许内部回读
输出的信号,BUFFER的回读信号不是由外部输入的,是由内部
产生,向外输出的信号。
例1中a,b,s的端口模式都定义为IN ,y的为OUT。
4. 端口模式
VHDL 中,预先定义好的数据类型有多种:
整数数据类型INTEGER,布尔数据类型BOOLEAN,
标准逻辑位数据类型STD _LOGIC和位数据类型BIT。
BIT 数据类型的信号规定的取值范围是逻辑位‘0’和‘1’。
必须加单引号‘’,否则认为是整数数据类型INTEGER。
BIT 数据类型可以参与逻辑运算或算术运算,结果仍是BIT类型。
BIT 数据类型的定义包含在VHDL标准程序包STANDARD中,
而程序包STANDARD包