数字逻辑课程设计-“111”序列检测器.doc

文档介绍：学号:
课程设计
课程名称
数字逻辑
设计题目
“111”序列检测器
专业
计算机科学与技术学院
班级
姓名
指导教师
2011
年
3
月
10
日
课程设计任务书
学生姓名学生专业班级计算机0908班
指导教师学院名称计算机科学与技术学院
一、题目:“1 1 1”序列检测器。
原始条件:使用D触发器( 74 LS 74 )、“与”门( 74 LS 08 )、“或”门( 74 LS 32 )、非门( 74 LS 04 ),设计“1 1 1”序列检测器。
二、要求完成设计的主要任务如下:
,把时序逻辑电路设计和组合逻辑电路设计相结合,设计一个有实际应用的数字逻辑电路。
,设计“1 1 1”序列检测器。写出设计中的5个过程。画出课程设计图。
LS 74、74 LS 08、74 LS 32、74 LS 04集成电路引脚号,在设计好的“1 1 1”序列检测器电路图中标上引脚号。
,使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试“1 1 1”序列检测器电路。
三、课程设计进度安排:
序号
课程设计内容
所用时间
1
设计“111”序列检测器电路
 1天
2
 电路连接、调试和测试
 3天
3
 分析总结设计,撰写课程设计
 1天
合计
 5天
指导教师签名: 2011 年3 月10 日
系主任(责任教师)签名: 2011 年 3月10 日
实验目的:
深入了解与掌握同步时序逻辑电路的设计过程;
了解74LS74、74LS08、74LS32、及74LS04芯片的功能;
能够根据电路图连接好实物图,并实现其功能。学会设计过程中的检验与完善。
二、实验内容描述:
题目:“111”序列检测器。
原始条件:使用D触发器(74LS74)、“与”门(74LS08)、“或”门(74LS32)、“非”门(74LS04),设计“111”序列检测器。
集成电路引脚图:
实验设计过程:
第一步,画出原始状态图和状态表。
根据任务书要求,设计的序列检测器有一个外部输入x和一个外部输出z。输入和输出的逻辑关系为:当外部输入x第一个为“1”,外部输出z为“0”;当外部输入x第二个为“1”,外部输出为“0”;当外部输入x第三个为“1”,外部输出才为“1”。假定一个外部输入x序列以及外部输出z为:
输入x:0 1 0 1 1 1 0 1 1 1 1 0 1
输出z:0 0 0 0 0 1 0 0 0 1 1 0 0

要判别序列检测器是否连续接受了“111”,电路必须用不同的状态记载外部输入x的值。假设电路的初始状态为A,x输入第一个“1”,检测器状态由A转换到B,用状态B记载了检测器接受了“111”序列的第一个“1”,这是外部输出Z=0;x输入的第二个“1”,检测器状态由B转换到C,用状态C记载检测器接受了“111”序列的第二个“1”,外部输出Z=0;x输入的第三个“1”,检测器状态由C转换到D,外部输出Z=0。让后再根据外部输入及其他情况时的状态转移,写出相应的输出。以上分析了序列检测器的工作,由此可画出图1的原始状态图。根据原始状态图可列出原始状态表,如表2所示。
现态
次态
/输出
x =0
x =1
A
A/0
B/0
B
A/0
C/0
C
A/0
D/1
D
A/0
D/1

(图1 原始状态图) (表2 原始状态表)
第二步,状态化简。
,如图3所示。通过对原始状态表中各个状态所对应的输出和状态转移情况分析,可以找到最大等效类。并A以代替最大等效类(A),并以B代替最大等效类(B),并以C代替最大等效类(C,D),得到最小化状态表如表4所示。
B
BC×
C
×
×
D
×
×
√
A
B
C
现态
次态
/输出
x =0
x =1
A
A/0
B/0
B
A/0
C/0
C
A/0
C/1
(图3 隐含表) ( 表4 最小化状态表)
第三步,状状态编码。
表4共有3个状态,所以需要两位二进制表示。设状态量为y2和y1。根据状态编码的基本法则,可以确定状态A和B,C和D应该分配相邻代码。状态编码方案如图5所示。状态A的编码为“00”,状态B的编码为“01”,状态C的编码为“10”。将各状态的编码带入表,得到表6所示的二进制状态表.

现态
次态/输出
y1 y2
x=0
x=1
0 0
00/0
01/