文档介绍：独创性(或创新性)声明
本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得桂林电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。
申请学位论文与资料若有不实之处,本人承担一切相关责任。本人签名: 日期:
关于论文使用授权的说明
本人完全了解桂林电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属桂林电子科技大学。本人保证毕业离校后,发表论文或使用论文工作成果时署名单位仍然为桂林电子科技大学。学校有权保留送交论文的复印件,允许查阅和借阅论文;学校可以公布论文的全部或部分内容, 可以允许采用影印、缩印或其它复制手段保存论文。(保密的论文在解密后遵守此规定)
本学位论文属于保密在年解密后适用本授权书。本人签名: 日期:
导师签名: 日期:
摘 要
摘 要
随着芯片一体化进程的加速以及对功耗控制的关注日益增加,边界扫描技术面临新的挑战,这些挑战来源于调试、测试、应用等方面。紧凑型边界扫描技术在完全兼容原有技术的同时,极大地增加了新的特性来支持测试与应用调试。该技术支持多片上 TAPC 结构,实现扫描效率最优化以及芯片功耗最小化,支持在串行或星型扫描拓扑中操作,提供 4 引脚或 2 引脚的通信接口。研究紧凑型边界扫描技术具有重要的理论价值和实际意义。
本文在深入研究 IEEE 标准的测试规范和结构的基础上,提出了紧凑型边界扫描测试系统构建方案,设计实现了基于 FPGA 的测试控制器。该控制器包括一个主控制模块以及五个处理单元,主控制模块负责管理各单元的进程以及与外部处理器进行通信,处理单元执行扫描测试指令并产生测试信号。测试控制器既能对数字电路进行边界扫描测试也能对芯片内核进行调试,并且支持功耗控制以及星型拓扑测试。
通过 QuartusⅡ软件对测试控制器的基本功能进行仿真验证。验证结果表明:测试控制器产生的测试信号符合 IEEE 标准的时序要求,达到预定的设计目标, 研究工作对测试系统的构建具有重要意义。
关键词:边界扫描;星型拓扑;测试控制器;IEEE
- I -
Abstract
Abstract
Increasing chip integration and the growing focus on power management have created new challenges to boundary-scan test technology. These challenges originate from debug, functional, and test requirements. Compact boundary-scan test technology uses IEEE Std
as its foundation,plete patibility, while aggressively
adding features to support test and applications provides capabilities to support on-chip TAPC structure and operation in either a four wire Series or Star Scan Topology. It also adds operating modes and functions that maximize scan performance and minimize power consumption. It is of great value in both theory and practice to study cJTAG.
With the analysis of test specification and structure in IEEE Std , pact boundary-scan test system constructed scheme is proposed, while designing test controller with Controller contains a main control module and five processing units. The main control module is responsible for m