1 / 2
文档名称:

PCB SI部分设计准则.doc

格式:doc   大小:47KB   页数:2页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

PCB SI部分设计准则.doc

上传人:350678539 2018/7/17 文件大小:47 KB

下载得到文件列表

PCB SI部分设计准则.doc

文档介绍

文档介绍:WCCA (worst condition circuit analysis)最坏情况电路设计
设计时应以可能出现的最坏情况为设计底线
屏蔽的两个基本作用是:反射和吸收。
一般做屏蔽罩的材料硅钢→钢→铝→铜,性能依次逐渐变差(磁导率逐渐减小,电导率逐渐加大),穿透率逐渐增加(因为磁导率越小,趋肤深度越大);但当屏蔽罩很薄(厚度<<趋肤深度)时,屏蔽就主要通过反射实现,此时使用高电导率的金属(如铜)将更有利
屏蔽罩上的网孔规格
宽度 W<1/(100λ) λ指罩内的最高频率的波长
高速PCB板中不存在地的概念,只存在最短回流路径(最小环路面积)
高速PCB中,电流流过信号线后,会寻找一条阻抗最小的路径返回地脚,该返回路径位于对应信号线的正投影下方,紧贴信号线
远场场强经验公式
E=263*10e(-6)*f*f*A*I/S 其中A:环路面积 S:测量距离
一般空气阻抗377Ω,单板阻抗50Ω,则有6/7的能量经过板走,1/7经空气辐射
有接口插座存在信号走线中,那么为避免阻抗不连续导致回流阻抗过大,插座下面也应铺铜
电子电气中有集总参数系统和分布参数系统一说,二者的特点如下
集总参数系统:每一点的响应可认为几乎是同时的
分布参数系统:tr<6tpd
10. FR4带状线典型传输速度为180ps/inch,微带线为140ps/inch (约数)
: 无限长的传输线或完全匹配的的传输线,反射波为0,定义此时的输入阻抗为特征阻抗 Zc=sqrt((R+jwl)/(G+jwC))
12. 匹配方案中较常用串联匹配,该匹配的使用应注意以下几点:

(≤4个),过多时应用戴维南匹配

13. 一条走线需分叉时,分后的线宽应是分前的1/2(阻抗匹配的原因,一般应避免出现
这种情况,因为这会增加板上所有线的宽度,带来更大的麻烦)
14. 差分线对于真差分情况(亦即一般意义上的差分情况,其实际回流路径是经过地的)一定要匹配;对于假差分情况(比如喇叭线、麦克线)则无需匹配
15. 引起串扰的原因有2个,互感和互容,容性串扰又有前向串扰和后向串扰一说。前向串扰中的感性串扰和容性串扰方向相反,是相互抵消的,后向串扰中的感性串扰和容性串扰方向相同,是相互叠加的
16. 容性串扰中前向串扰随信号前行波形叠加,干扰危害极大
后向串扰则无叠加幅值较小,一般无需顾及
17. 感性串扰
感性串扰是电压性的,可看作电压源;降低感性串扰,可通过减小能产生磁场电路的面积(即高频回流电路),也即设法降低电压
18. 容性串扰
容性串扰是电流性的,它表现出的电压用△I*R表示,降低容性串扰,可通过减小输入阻抗得到,比如在输入端对地挂一个33pf的电容
19. 对于速率要求不高,但对判断沿的波形要求严格的,可以考虑在电路中串接较大电阻(几百欧)减缓信号上升沿
20. 对于手持设备(不存在与大地的连接)打静电的原理:不存在常见的电荷泄放通道,所以打静电时不存在泄放电流,而是静电转移,当去耦电容太大,静电无法及时通过电容,无法保证电