文档介绍：第二讲 CPU基本结构与内存组织
一、CPU基本结构
二、内存组织
一、CPU内部结构
1、各型号CPU的数据总线与地址总线
地址总线的宽度决定了CPU的寻址能力
CPU型号
地址线宽度
内存寻址能力
8086/8088
20
1M
80286
24
80386—Pentium pro
32
Pentium II、pentium III
36
16M
4G
64G
2、8086内部结构框图(P36)
执行部件
总线接口部件
通用寄存器
四个专用寄存器
SP:堆栈指针,其内容与堆栈段寄存器SS的
内容一起,提供堆栈操作地址。
BP:基址指针:构成段内偏移地址的一部分.
SI:(Source Index):SI含有源地址意思,产
生有效地址或实际地址的偏移量。
DI:(Destination Index):DI含有目的意思,
产生有效地址或实际地址的偏移量。
算术逻辑单元ALU:
主要是加法器。大部分指令
的执行由加法器完成。
标志寄存器:
16位字利用了9位。标志分两类:
状态标志(6位):反映刚刚完成的操作结果情况。
控制标志(3位):在某些指令操作中起控制作用。
20位地址加法器
四个段寄存器:CS、DS、SS、ES
CS管理代码段;DS管理数据段
SS管理堆栈段;ES管理附加段.
16位的指令指针寄存器IP:
IP中的内容是下一条指令
对现行代码段基地址的偏移量,
6字节的指令队列
指令队列共六字节,总线接
口部件BIU从内存取指令,
取来的总是放在指令队列中;
执行部件EU从指令队列取指
令,并执行。
由两个独立的工作部件组成
EU——执行单元
(负责指令的执行)
总线接口单元——BIU
(完成CPU与存储器或I/O设备之间的数据交换)
算术逻辑单元(ALU)、标志寄存器(FLAG)、数据暂存寄存器、通用寄存器
AX、BX、CX、DX
SP、BP
SI、PI
指令队列缓冲器、指令指针寄存器(IP)、地址产生器、段寄存器、总线控制器
对于8080与8085及较早的8位微处理器:
程序执行由取指令和执行指令的循环来完成的,每条指令执行完后CPU必须等待到下条指令取出来后才能执行。
取指令
1
执行
1
取操
作数2
执行
2
CPU
BUS
忙碌
忙碌
忙碌
忙碌
存结果
1
取指令
2
1) CPU访问存储器(存取数据或指令)时要等待总线操作的完成
2) CPU执行指令时总线处于空闲状态
缺点:CPU无法全速运行
解决:总线空闲时预取指令,使CPU需要指令时能立刻得到
8086/8088微处理器:
BIU和EU分开,取指和执行可以重迭,大大减少了等待取指所需的时间,提高CPU的利用率。
重迭操作技术:一方面提高了整个执行速率,另一方面降低了与之相配的存储器的存取速度的要求。
取指令2
取操作数
BIU
存结果
取指令3
取操作数
取指令4
执行1
执行2
执行3
EU
BUS
忙碌
忙碌
忙碌
忙碌
忙碌
忙碌
Pentium内部结构框图
指令指针
控制
ROM
控制部件
地址生成
(U流水线)
地址生成
(V流水线)
ALU
(U流水线)
ALU
(V流水线)
整数寄存器组
桶形移位器
8K字节数据
高速缓存
TLB
浮点部件
控制
寄存器组
加法
除法
乘法
总
线
部
件
页
面
部
件
预取缓冲器
指令译码器
8K字节代码
高速缓存
TLB
分支目标
缓冲器
分支检验
与目标地址
预取
地址
控制
64位
数据总线
32位
地址总线
32位地址总线
64位数据总线
256
32
32
32
32
32
32