文档介绍：Altera FPGA的设计流程
贺光辉
清华大学电子工程系
1
目标
掌握FPGA的标准设计流程和工具
用Modelsim进行功能级仿真并诊断RTL Code
用Quartus II做设计综合和布局布线
用FPGA Mega-functions做设计
返标SDF并运行门级的仿真
掌握FPGA的时序约束
了解FPGA的设计原则
2
提纲
FPGA概要
FPGA的设计流程
用Modelsim进行仿真和调试
用Quartus II进行时序分析、综合等
FIR滤波器的设计实例
3
FPGA概要
4
FPGA的优点
集成度高,可以替代多至几千块通用IC芯片
极大减小电路的面积,降低功耗,提高可靠性
具有完善先进的开发工具
提供语言、图形等设计方法,十分灵活
通过仿真工具来验证设计的正确性
可以反复地擦除、编程,方便设计的修改和升级
灵活地定义管脚功能,减轻设计工作量,缩短系统开发时间
布局布线容易,设计过程相当于只有ASIC设计的前端
研发费用低
不需要投片费用
5
FPGA的应用前景
通信、控制、数据计算等领域得到了广泛的应用
减少电子系统的开发风险和开发成本
缩短上市时间(time to market)
通过在系统编程、远程在线重构等技术降低维护升级成本
系统的原型实现+ASIC的原型验证
ASIC常用FPGA进行原型机验证
6
推荐书籍
Verilog
Verilog数字系统设计教程夏宇闻北京航天航空大学出版社
硬件描述语言Verilog 刘明业等译清华大学出版社
FPGA
基于FPGA的嵌入式系统设计任爱锋西安电子科技大学出版社
基于FPGA的系统设计(英文版) Wayne Wolf ***出版社
IC设计
Reuse methodology manual for system-on-a-chip designs 3rd ed. Michael Keating, Pierre Bricaud.
片上系统:可重用设计方法学沈戈,等译电子工业出版社, 2004
Writing testbenches : functional verification of HDL models / Janick Bergeron Boston : Kluwer Academic, c2000
9
推荐文章
.com/papers/
Verilog Coding Styles For Improved Simulation Efficiency
State Machine Coding Styles for Synthesis
Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs
Synchronous Resets? Asynchronous Resets? I am so confused!
Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill!
10