文档介绍：摘要
本课题的任务是设计一个参考频率是10MHZ,。它是对输出时钟信号的相位噪声特性,杂散抑制特性等要求都很高的一种频率合成器,为基本信号生成模块到射频的搬移提供稳定的激励源。锁相式频率合成技术提供了解决这一问题的思路。
本文在研究频率合成技术和锁相环基本原理的基础上,分析了锁相式频率合成器组成电路中各部件对环路输出信号的影响,设计了以一个高性能的集成锁相环频率合成器芯片PE3336为基础的锁相环实现频率合成的方案。

关键词:频率合成器锁相环路环路滤波器压控振荡器相位噪声
ABSTRACT
Aiming at the scheme is to design and realize frequency synthesizers, which must meet high expectation for the phase noise characteristic and the spurious repression characteristic of the output clock signal. These frequency synthesizers provide the moving of the basic signal generating modules to radio frequency with stable inspiring source. Phase -Locked Loop technique offers a way to solve this problem.
On basic of researching the technique of frequency synthesis and the principle of Phase -Locked Loop, this article analyzes the output signal whose noise characteristics depends on the each part of PLL, and designs a scheme to realize the frequency synthesizers using the high performance chips(PE3336) with integrated prescalers and phase detectors.
Key words: frequency synthesizer phase-locked loop loop filter
Voltage controlled oscillator phase noise
第一章绪论
频率合成技术简介
随着电子技术的发展,要求信号的频率越来越准确和稳定,一般振荡器已不能满足要求,于是出现了高准确度和高稳定度的晶体振荡。但晶振的频率是单一的或只能在一个极小的范围内微调。然而,在通信﹑雷达﹑宇航﹑仪表等应用领域,往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率,一般的方法已经不能满足要求,于是出现了频率合成技术。它的主要功能是从一个高稳定和高准确的参考频率,经过一定的技术处理方法,生成一系列高稳定度,高准确度的离散频率。这里的技术处理方法,可以是传统的用硬件实现频率的加﹑减﹑乘﹑除等基本运算,可以是锁相技术,也可以是各种数字技术和计算技术;这里的参考频率可由高稳定的参考振荡器(一般为晶体震荡器)产生;所生成的一系列离散频率输出与参考振荡器频率有严格的比例关系,且具有同样的准确度和稳定度。
频率合成技术是在本世纪30年代开始建立的,那时的频率合成是用几个不同频率的多晶体参考振荡器的直接式合成方法,通过混频得到多个稳定而准确的频率。但由于这种方法要使用多个晶体振荡器参考源,设备笨重,难于做到一致性,也不能满足各种不同频率的需要,因而后来被淘汰。新的方法使用一个晶体振荡器的标准参考源,通过分频,混频和倍频来得到更多的频率。
随着通信技术,计算机技术以及雷达、制导、测试技术的发展,对其关键部分—频率源的指标提出了更高的要求。传统的频率合成技术已经远不能满足实际的要求。于是出现了一些新的频率合成方法,其中常用的三种分别是直接式频率合成(DS),锁相式频率合成(或称间接频率合成IS)以及直接数字式频率合成(DDS)。
直接式频率合成是最早的频率合成方法,主要是采用硬件来实现频率的加﹑减﹑乘﹑除等基本运算,它是谐波发生器﹑滤波器﹑倍频器和混频器的组合,由一个或多个参考频率来合成某个特定的频率。直接频率合成能实现快速频率变换﹑几乎任意高的频率分辨力﹑低相位噪声以及所有方法中最高的工作频率。因而直接式频率合成具有分