文档介绍：辽宁工业大学
数字系统综合实验课程设计(论文)
题目: 加/减法运算电路计算
院(系): 电子与信息工程学院
专业班级: *
学号: *3
学生姓名: *
指导教师: *
教师职称: *
起止时间:—
课程设计(论文)任务及评语
院(系):电子与信息工程学院教研室:通信工程
学号
090405003
学生姓名
寇迪
专业班级
通信091
课程设计(论文)题目
加/减法运算电路设计
课程设计(论文)任务
设计一个加/减法运算电路,当控制信号M=0时将两个无符号的16位二进制数相加,而M=1时将两个无符号的16位二进制数相减,并用MAX+PLUSⅡ验证设计的正确性。
设计要求:
;
+PLUSⅡ原理图输入方法;
+PLUSⅡ仿真方法并对设计进行仿真验证,直至得出正确的设计方案;
+PLUSⅡ编程下载方法并利用EDA实验箱验证设计的正确性;
。
报告要求:
;
。
指导教师评语及成绩
平时成绩(20%): 论文成绩(50%):
答辩成绩(30%): 总成绩:
指导教师签字: 学生签字:
年月日
目录
1
1
1
2
4
+PLUSⅡ对原理图仿真 4
5
6
8
参考文献 9
设计目的与任务
;
+PLUSⅡ原理图输入方法;
+PLUSⅡ仿真方法并对设计进行仿真验证,直至得出正确的设计方案;
+PLUSⅡ编程下载方法并利用EDA实验箱验证设计的正确性;
。
设计一个加/减法运算电路,当控制信号M=0时将两个无符号的16位二进制数相加,而M=1时将两个无符号的8位二进制数相减,并用MAX+PLUSⅡ验证设计的正确性。
一、加法运算基本原理
加法运算可以根据超前进位加法器74LS283直接相加。
二、减法运算基本原理
在计算机中,为了减少硬件复杂性,减法基本是通过加法运算来实现的。这首先要求求出减少的反码(即把该数各位上的0变成1,1变成0)。再在结果上加1得到补码,然后加到被减数上即可。例如两个四位二进制数相减1100-0101
被减数 1100
减数的补码+ 1011
_____________________________
10111
略去此进位
略去进位结果是0111
三、求二进制反码电路
二进制反码可以通过异或来实现,A0=-A,A1=A,为了满足俩个输入是16位二进制相加减,我们这里选用4个74LS283昨为加法器以及16个异或。通过这些器件使减法变成加法。
加法运算
电路
显示计算
置数结果
减法运算
电路
二进制加减法运算电路原理图
如图所示,第一步,先置入俩个16位的二进制数。第二步,通过M控制想加减,当M=0时,俩个十六位的数想加,进入加法运算电路,当M=1时,则两数相减,进入加法运算电路。第三步在试验箱的彩灯上显示结果。
MAX+PLUSⅡ原理图
用74LS283作为操作芯片,然后将俩个16位的二进制数a1-a16\b1-b16加上一个控制加减的M作为输入,输出为16位的y1-。当M=0时,电路执行加法运算,异或门输出与输入数据相同,当M=1,电路执行减法运算,异或门的输出是输出的反码。最后,将俩输入的16位的数据相加或相减得出结果,在做减法运算时候要注意,当a〉b时,对其输出结果CO要注意,CO=1略去,当a〈b时,对其输出结果CO=0,表示有错位,也就是说输出的结果y为负数。
咱门这里用的是多为加法器,相加时每一位是带进位想加的,因而必须使用全加器,只要依次将低位全加器的进位输出端CO接到高位的全加器的进位输入端CI,就可以构成多位加法器了。
开始时候考虑选用的事741LS183,不过这种加法器运算速度慢,在最不利的情况下,做依次加法运算需要经过几个全加器的传输延迟时间(从输入加数到输出状态稳定