数字电路课程设计 PPT课件.ppt

文档介绍：数字电路课程设计
设计题目:数字钟电路的设计
数字钟电路设计
数字钟的功能要求
系统组成框图
主体电路的设计
功能扩展电路的设计
设计任务及要求
课程设计时间安排
一、数字钟的功能要求
基本功能
准确计时,以数字形式显示时、分、秒的时间;
小时的计时要求为“12翻1”,分和秒的计时为60进制;
校正时间。
扩展功能
定时控制;
仿广播电台正点报时;
报整点时数;
触摸报整点时数;
其它
数字钟电路系统由主体电路和扩展电路两大部分所组成
振荡器产生的稳定的高频脉冲信号,作为数字钟的时间基准,再经分频器输出标准秒脉冲
秒计数器计满60后向分计数器进位
分计数器计满60后向小时计数器进位
小时计数器按照“12翻1”规律计数
计数器的输出经译码器送显示器
计时出现误差时可以用校时电路进行校时、校分、校秒
扩展电路必须在主体电路正常运行的情况下才能进行功能扩展
二、系统组成框图
三、主体电路的设计
尽量选用同类型的器件,即所有功能部件都采用TTL或CMOS集成电路。
整个系统所用的器件种类应尽可能少。
设计原则
1、振荡器的设计
振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。一般来说,振荡器的频率越高,计时精度越高。
三、主体电路的设计
采用电子手表集成电路(如5C702)中的晶体振荡器电路,常取晶振的频率为32768Hz因其内部有15级2分频集成电路,输出1Hz的标准脉冲
晶体振荡器电路
振荡器的设计方案一
555多
谐
振
荡
器
三、主体电路的设计
振荡器的设计方案二
若精度要求不高也可采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器,设振荡频率f0=1kHz
三、主体电路的设计
2、分频器的设计
分频器的功能:
产生标准秒脉冲信号;
提供功能扩展电路所需要的信号,如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。
选用3片中规模集成电路计数器74LS90可以完成上述功能。
因每片为1/10分频,3片级联则可获得所需要的频率信号,即第1片的Q0端输出频率为500HZ, Q3端输出频率为100HZ,第2片的Q3端输出为10Hz,第3片的Q3端输出为1Hz。
74LS90管脚和功能图
74LS90结构
三、主体电路的设计
74LS92是二—五—十进制计数器,有两个清零端和两个置9端
三片74LS90构成的1000分频器
三、主体电路的设计