文档介绍：1
教学基本要求
1、掌握锁存器、触发器的电路结构和工作原理
2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能
3、正确理解锁存器、触发器的动态特性
5 锁存器和触发器
2
1、时序逻辑电路与锁存器、触发器:
时序逻辑电路:
概述
锁存器和触发器是构成时序逻辑电路的基本逻辑单元。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。
工作特征:时序逻辑电路的工作特点是任意时刻的输出状态不仅
与该当前的输入信号有关,而且与此前电路的状态有关。
3
具有0 和1两个稳定状态,一旦状态被确定,就能自行保持。一个锁存器或触发器能存储一位二进制码。
2、锁存器与触发器
共同点:
不同点:
锁存器---对脉冲电平敏感的存储电路,在特定输入脉冲电平作用下改变状态。
触发器---对脉冲边沿敏感的存储电路,在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。
4
双稳态的概念
反馈
双稳态存储单元电路
电路有两个互补的输出端
Q端的状态定义为电路输出状态。
双稳态存储单元电路
5
2、逻辑状态分析
0
1
——电路具有记忆1位二进制数据的功能。
1
0
如 Q = 1
如 Q = 0
1
0
双稳态存储单元
1、电路结构
6
SR 锁存器
锁存器
1. 基本SR锁存器
电路的初态与次态
初态:R、S信号作用前Q端的状态.
初态用Q n表示。
次态:R、S信号作用后Q端的状态.
次态用Q n+1表示。
7
1) 工作原理
0
0
若初态 Q n = 1
若初态 Q n = 0
1
0
1
0
1
0
0
0
R=0、S=0
无论初态Q n为0或1,锁存器的状态不变
8
无论初态Q n为0或1,锁存器的次态为为1态。信号消失后新的状态将被记忆下来。
0
1
若初态 Q n = 0
若初态 Q n = 1
0
1
0
1
0
R=0、S=1
1
0
1
9
无论初态Q n为0或1,锁存器的次态为0态。信号消失后新的状态将被记忆下来。
1
0
若初态 Q n = 1
若初态 Q n = 0
1
1
0
1
0
0
1
0
1
R=1 、 S=0
0
10
1
1
0
0
S=1 、 R=1
1
0
无论初态Q n为0或1,锁存器的次态、都为0 。
约束条件: SR = 0
当S、R 同时回到0时,由于两个与非门的延迟时间无法确定,使得锁存器最终稳定状态也不能确定。
锁存器的输出既不是0态,也不是1态