文档介绍：第一章
1 、用一台40MHz处理机执行标准测试程序,它含的混合指令数和相应所需的时钟周期数如下:
指令类型
指令数
时钟周期数
整数运算
数据传送
浮点
控制传送
45 000
32 000
15 000
8 000
1
2
2
2
求有效CPI、MIPS速率和程序的执行时间
解:CPI=1×45%+2×32%+2×15%+2×8%
=
MIPS=Rc/(CPI*106)=(40*106)/ (*106 )=(百万次/秒)
T=IN×CPI×Tc
=105××(1/40×106)
=
2、假定要在一个时钟速率为40MHz处理机上执行200000条指令的目标代码,程序主要由四种指令组成。根据程序跟踪实验结果,已知指令混合比和每种指令所需的指令数如下:
要求计算:
(1) 在单处理机上用上述跟踪数据运行程序的平均CPI。
(2) 根据(1)所得到的CPI值,计算相应的MIPS速率。
指令类型
CPI
指令混合比
算术和逻辑
高速缓存命中的加载/存储
转移
高速缓存缺失的存储器访问
1
2
4
8
60%
18%
12%
10%
答案:
Rc=40*106 IN =2* 105条
(1) CPI=1*+2*+4*+8*=
(2) MIPS= Rc/(CPI*106)=(40*106 )/ (*106 )=(百万次/秒)
1、某模型机有8条指令,使用频率分别为:,,,,,,,。试分别用霍夫曼编码和扩展编码对其操作码进行编码,限定扩展编码只能有两种长度。则它们的平均编码长度各比定长操作码的平均编码长度减少多少?
指令Ii
频率Pi
霍夫曼编码
霍夫曼扩展编码
普通编码
I1
00
00
000
I2
01
01
001
I3
10
10
010
I4
110
11111
011
I5
1110
11110
100
I6
11110
11101
101
I7
111110
11100
110
I8
111111
11011
111
∑PiLi
1、假设在一个采用组相联映象方式的Cache中,主存由B0~B7共8块组成,Cache有2组,每组2块,每块的大小为16个字节,采用LFU块替换算法。在一个程序执行过程中依次访问这个Cache的块地址流如下:
6,2,4,1,4,6,3,0,4,5,7,3
(1) 写出主存地址的格式,并标出各字段的长度。
(2) 写出Cache地址的格式,并标出各字段的长度。
(3) 画出主存与Cache之间各个块的映象对应关系。
(4) 如果Cache的各个块号为C0、C1、C2和C3,列出程序执行过程中Cache的块地址流情况。
(5) 如果采用FIFO替换算法,计算Cache的块命中率。
(6)采用LFU替换算法,计算Cache的块命中率。
(1)主存地址:
区号
组号
块号
块内地址
6 5 4 3 0
(2) 缓存地址:
组号
块号
块内地址
5 4 3 0
区号Ei
块号Bi
缓存块号bi
3 2 1 0
相关存储器的格式:
相关存储器的容量,应与缓存的块数相同,
即: 组数×组内块数=22 = 2×2=4个存储单元。
解:
(3)对应关系:
主存
0 1 4 5
2 3 6 7
Cache
0 1
2 3
装入位
时间t 1 2 3 4 5 6 7 8 9 10 11 12
块地址流 6 2 4 1 4 6 3 0 4 5 7 3
6
6
6
6
6
1
6
0
6
6
5
7
LFU
调进
调进
调进
替换
替换
替换
4
4
1
1
4
4
1
4
4
0
6
4
4
5
4
命中
命中
命中4次
7
5
4
C1
C2
C0
C3
2
2
2
6
2
2
3
3
3
3
3
3
调进
命中
命中
替换
Cache的块地址流情况: C2 C3 C0 C1 C0 C2 C3 C1 C0 C1 C2 C3
命中率H=4/12=%
时间t 1 2 3 4 5 6 7 8 9 10 11 12
块地址流 6 2 4 1 4 6 3