文档介绍：使用参数化约束进行 PCB 设计

如今 PCB 设计考虑的因素越来越复杂,如时钟、串扰、阻抗、检测、制造工艺等等,这经
常使得设计人员要重复进行大量的布局布线、验证以及维护等工作。参数约束编辑器能将这
些参数编到公式中,协助设计人员在设计和生产过程中更好地处理这些有时甚至还会互相对
立的参数。
近年来对 PCB 布局布线的要求越来越复杂,集成电路中晶体管数量还在按摩尔定律预计的
速度不断上升,从而使得器件速度更快且每个脉冲沿上升时间缩短,同时管脚数也越来越多
——常常要到 500~2,000 个管
脚。所有这一切都会在设计 PCB
时带来密度、时钟以及串扰等方面
的问题。
几年前,大部分 PCB 上只有不多
的几个“关键性”),通常是
指在阻抗、长度及间隙等方面受到
一些约束,PCB 设计人员一般先对
这些走线进行手工布线,然后再用
软件对整个电路作大规模自动布
线。如今的 PCB 上常常会有 5,000
个甚至更多的节点,而其中 50%以
上都属于关键性节点。由于面临着
上市时间的压力,此时采用手工布线已不可能。此外,不仅仅关键性节点的数量有所增加,
每个节点的约束条件也在增加。
这些约束条件主要是由于参数相关性以及设计要求越来越复杂而产生的,例如两条走线的间
隔可能取决于一个和节点电压及线路板材料都有关的函数,数字 IC 上升时间减小对高时钟
速度和低时钟速度的设计都会产生影响,由于脉冲产生更快而使建立及保持时间更短,另外
互连延时作为高速电路设计总延时的重要部分对低速设计也同样非常重要等等。
如果电路板能设计得更大一点,上面有些问题就比较容易解决,但现在的发展趋势却正好相
反。由于在互连延时及高密度封装
上的要求,电路板正在不断变小,
从而出现了高密度电路设计,同时
还必须遵循小型化设计规则。上升
时间减小再加上这些小型化设计
规则,使串扰噪声问题变得越来越
突出,而球栅格阵列和其它高密度
封装本身也会加重串扰、开关噪声
及地线反弹等问题。
固定约束存在的限制
对付这些问题的传统做法是凭经验、缺省值、数表或计算方法将电气和工艺要求转化为固定
的约束参数。例如工程师设计电路时也许先确定一个额定阻抗,然后根据最后的工艺要求“估
算”出一个能达到所需阻抗的额定线宽,或者利用计算表格或算术程序对干扰进行测试,再
求出长度约束条件。
这种方法通常需要设计出一整套经验数据作为 PCB 设计人员的基本指导原则,以便在用自
动布局布线工具进行设计时能够利用这些数据。该方法的问题在于经验数据只是一个一般性
原则,大部分情况下它们都是正确的,但有些时候却不起作用或导致错误的结果。
我们以上面确定阻抗的例子来看看这种方法可能造成的误差。和阻抗有关的因素包括电路板
材料的电介质特性、铜箔高度、各层到地/电源层间的距离及线宽,由于前三个参数一般由
生产工艺决定,所以设计师通常是靠线宽来控制阻抗。由于每一线路层到地或电源层的距离
各不相同,因此对每一层都用同一个经验数据显然是错误的。此外在开发过程中采用的生产
工艺或电路板特性可能随时会改变,所以问题还会更加复杂。
大多数时候这些问题会在样机制作阶段暴露出来,一般是找出问题后通过对线路板修补或重
新进行板子设计来解决。