文档介绍：光电通讯网
丰富的开发资源,丰富的技术交流,硬件设计者的网上家园

使用 IBIS 模型进行时序仿真

光电通讯网出品

光电通讯网

丰富的开发资源
丰富的技术交流
硬件设计者的网上家园

2004-07-05

光电通讯网
丰富的开发资源,丰富的技术交流,硬件设计者的网上家园 2004-7-1
光电通讯网
丰富的开发资源,丰富的技术交流,硬件设计者的网上家园
1 介绍
DPS 和 memories 的测试参数在各自的 data sheet 给出,测试是在 data sheet 里给出的条
件下进行的,而任何测试条件的变化都会引起参数的变化。测试条件包括温度,电压,频率,负载
电容,阻抗等等。
IBIS 模型是一种在所有处理条件下对输入输出口行为进行建模的快速而精确的办法。
IBIS 模型建立在电压-电流曲线的基础上,曲线来自于全面的电路仿真和(或)
IBIS 模型,仿真工具是必须购买的,比如 Hyperlynx 或 Mentor Graphics 公司的。这些仿真工具
能给出在系统级,板级,或元件级的精确的信号完整性分析。
比如,DSP
负载,,取决与是怎样的不一致
和哪些参数是所关心的。
本文所关心的是阻抗和负载。所以假定频率,电压保持在 DATA SHEET 里规定范围内,
而温度是室温。
使用多个占全总线位宽的 SDRAM 的系统必须对每个器件进行 IBIS 仿真。这样做的原
因是 DSP 与 SDRAM 直接不再是点对点的连接。走线长度的变化造成了不同器件之间时序
的不同。用户必须进行 IBIS 仿真来确保信号完整性。
本文说明了不同的时序参考点对 DSP 和 SDRAM 是同样重要的。在第 3 节,可以看到
DSP 和 SDRAM 在测试系统中和在标准板上不同的时序表现。参考电压和噪声同时影响了
测试系统和标准板的时序。如何理解现象发生的原因在第 4 节和第 5 节有简单讨论。第 6
节是应用报告,围绕着基于 IBIS 仿真的建立与保持时间的公式展开。第 7 节总结了 AC 时
序分析的步骤。
2 建立参考点
DATA SHEET 的时序数据是管脚上测出来的,管脚连在有测试负载的测试板上。在实
际的电路板上,时序随着电路板与测试板相比的负载的变化而变化。在研究测试板与实际电
路板之间差别的细节之前,本节先讨论如何建立参考点。当一个与测试板不同的电路板在建
模的时候,参考点是必须建立的。为方便起见,参考点通常设在主器件上,那就是 DSP。
参考点表示时间从 DSP 的输出管脚上开始计算。
图 1 表示了一个 DSP 在真实的电路板上是怎样向 SDRAM 写数的。t0 表示时间原点。
ABCDE 分别是在 DSP 和 SDRAM 上的测试点。F 点表示输出 BUFFER 打开时相对与 t0 的
点。Xn 是内部时延,这 DSP 来说是固定的常数。假设 Xn 的值为-。同样假设 A 点的
输出 BUFFER 有的内部延时,D 点的有内部延时。可以算出 A 点为(t0+)
ns,即比 t0 延时 ;D 点为(t0+Xn+)ns=(t0-+),延时-。DSP 的输出建
立时间指数据传输到 D 的时间与时钟传输到 A 的时间之差。在这个例子中,输出建立时间
为【-(-)】ns=3ns。

光电通讯网
丰富的开发资源,丰富的技术交流,硬件设计者的网上家园 2004-7-1
光电通讯网
丰富的开发资源,丰富的技术交流,硬件设计者的网上家园
图 1
计算保持时间时 Xn 是不同的,因为使用的不同的内部逻辑门来构成 BUFFER。在 DSP
读数据的时候,DSP 输出时钟,控制和地址信号,如图 1 所示。在收到读命令后,SDRAM
输出数据。图 2 显示了 SDRAM 如何在 DSP 输出时钟的下送出数据的。Yn 为 SDRAM 的内
部时延。SDRAM 的输入输出时序与已到器件管脚的时钟信号有关系。比如,SDRAM 的输
出保持时间开始于在 B 点的时钟信号超过给定的参考电压 Vref 的时刻,结束于 D 点信号通
过 Vref 的时刻。假设 SDRAM 的 Yn 为 ,B 点的输入 BUFFER 延时为 ,D