文档介绍：一、实验内容
RS 触发器,并对其功能进行测试,填写基本 RS 触发器的
特性表。
D 触发器 74 LS74 的逻辑功能进行测试,填写 D 触发器的特性表。
D 触发器实现四分频功能。
4 个 D 触发器设计一个 4 位的环形计数器。
实验条件
实验箱,74LS00、74LS74、74LS175芯片,导线,数字示波器
实验电路及分析
RS原理图如下图所示
实验室里用逻辑电平、导线、7400及发光二级管构建的电路如下图所示
由原理图知输入端S对应的与非门输出端为Q,输入端R对应的与非门输出端为Q'。
输入端R、S接逻辑电平信号,输出端Q、Q' 接发光二级管。
改变输入端R、S的信号,观察输出端Q的逻辑信号及其下一逻辑状态,并记录如下表所示:
R
S
Qn
Qn+1
0
0
0
不定状态(无效)
0
0
1
不定状态(无效)
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
1
结论:当R、S同时为零时,输出为不定状态(无效);
当R、S为01时,无论Qn为何值,Qn+1为0;
当R、S为10时,无论Qn为何值,Qn+1为1;
当R、S为11时,Qn+1保持Qn的值。
R为置0端,S为置1端,R、S都为低电平有效;
R=S=1时为保持状态,R=S=0时为补丁状态。
测试边缘D触发器74LS74的逻辑功能
要求时钟信号接在脉冲信号500KHZ上,输入端D接在脉冲信号100KHZ上
①用示波器显示时钟CLK和输入端D的波形
波形显示如下:
参数读取:
黄色的波形代表输入端D,蓝色的波形代表时钟信号CLK;
由图知,竖向代表电压,每大格为5V,横向代表时间,;
输入端D:,,最小值为0V;
周期占5格,为10μs,故频率为周期的倒数,即为100KHZ;
脉冲宽度(duty)占2格,即为4μs;
故占空比=duty/周期=4/10=40%。
时钟信号CLK:,,最小值为0V;
周期占1格,为2μs,故频率为周期的倒数,即为500KHZ;
脉冲宽度(duty),即为1μs;
故占空比=duty/周期==50%。
②用示波器显示时钟CLK和输出端Q的波形
波形显示如下:
参数读取:
黄色的波形代表输出端Q,蓝色的波形代表时钟信号CLK;
由图知,竖向代表电压,每大格为5V,横向代表时间,;
输出端Q:,,最小值为0V;
周期占5格,为10μs,故频率为周期的倒数,即为100KHZ;
脉冲宽度(duty)占2格,即为4μs;
故占空比=duty/周期=4/10=40%。
时钟信号CLK:,,最小值为0V;
周期占1格,为2μs,故频率为周期的倒数,即为500KHZ;
脉冲宽度(