文档介绍：数字存储示波器论文
作者:雍林、王敏杰、邓瑞蛟
目录
1 引言 4
2 系统总体设计方案及实现方框图 4
3 方案论证与选择 4
输入调理电路 4
A/D转换模块 6
整形触发电路 6
4 主要功能电路设计 6
衰减电路模块 6
程控电路模块 7
A/D转换模块 8
数据采集存储模块 9
整形触发电路 9
液晶显示模块 9
按键模块 10
5 软件部分 10
单片机部分程序流程图 10
FPGA设计部分 12
6 理论分析与参数计算 12
采样速率 12
垂直灵敏度 12
扫描速度 13
误差分析 13
参考文献 13
数字存储示波器
摘要
本数字存储示波器以C8051F040单片机和FPGA作为核心控制器件,由AD603组成程控电路,高速ADC与FPGA完成数据采集功能。系统主要由程控放大电路、采集存储、数据处理、波形显示等功能模块组成。采用320*240液晶直接显示当前的扫描速度、垂直灵敏度、频率、峰峰值等状态信息。单片机与FPGA的配合使用,简化了外围硬件线路的设计,大大的提高了系统的稳定性和可靠性。
关键词:C8051F040 FPGA 高速ADC 高速运放 320*240液晶显示
1 引言
数字示波器是数据采集,A/D转换,软件编程等一系列的技术制造出来的高性能示波器。它具有波形触发、存储、显示、测量、波形资料分析处理等独特优点,故其使用日益普及,广泛应用于机械故障检查、野外作业、工业现场、电子、电气、控制等领域。随着电子器件的飞速发展,数字示波器也逐步实现多功能化,功能更加强大,但市场现有的示波器也有诸多不足,如价格昂贵、体积重量偏大、携带不方便、刷屏缓慢等,需要进一步改善。
现场可编程门阵列FPGA既具有门阵列器件的高集成度和通用性,又有可编程逻辑器件的
灵活性。其速度快,功耗低,通用性强,特别适用于复杂系统的设计。
2 系统总体设计方案及实现方框图
系统总体原理框图如图2-1所示。
图2-1 系统总体原理框图
系统总体原理框图如图2-1所示。本方案以C8051F040单片机及FPGA为控制核心。为实现三档垂直灵敏度,共设置三级程控放大电路。信号经加法器变为单极性信号,经采样保持电路送入A/D转换电路进行采样,并对采样信号进行测幅值。另外程控放大后的信号也送到整形触发电路进行整形触发并最后送入FPGA进行测频。单片机通过与FPGA通信实现了系统的控制与数据处理,并在320*240LCD上显示波形和相应的参数。
3 方案论证与选择
输入调理电路
方案一:采用模拟开关CD4051和AD844构成程控放大电路,并在AD844前端加上电压跟随器提高输入阻抗,如图3-1。此方案成本低,市场供应充足,但CD4051存在着导通电阻,且在高频下工作不稳定,使得系统的稳定性降低。
图3-1 方案一程控电路
方案二:采用AD603构成程控放大电路。AD603内部有R-2R梯形电阻网络和固定增益放大器构成(如图3-2),加在其梯形网络输入端的信号经衰减后,由固定增益放大器输出,衰减量是由加在增益控制接口的参考电压决定;而这个参考电压可通过单片机进行运算并控制D/A芯片输出控制电压得到,从而实现较精确的数控。AD603带宽最大可达90MHz,故可以满足要求。
图3-2 AD603工作原理
总上所述,采用可控增益放大器,增益连续可调,电路简单,通频带完全满足设计需要,故本设计采用方案二。
A/D转换模块
方案一:采用C8051F040内部ADC,控制简单,但内部ADC0最大速率为100ksps,ADC2最大速率为500ksps,采样速率过低,且不能很好的控制采样速率。
方案二:采用ADS830E。ADS830E是8位高速度、高精度、高带宽的A/D转换器,最大采样速率达60MHz。每个时钟周期进行一次数模转换,所以采样速率就是时钟频率,方便计数及控制。系统选用的LCD显示模块的分辨率为320×240,垂直分辨率为240格,而8位转换精度的分辨率为256格,故能够满足要求。
综上所述,系统采用方案二,利用ADS830E对处理后的波形进行直接采集。
整形触发电路
为了在示波器上显示稳定的波形,必须保持触发扫描信号与被测信号保持同步,即只有触发时才扫描一次。题目要求采用内触发方式,即以输入的被测信号作为触发源,且采用上升沿触发。
方案一:在FPGA中通过软件将触发电平写入到一个寄存器中,通过显示寄存器中的值与该寄存器中的值进行比较,当满足上升沿触发条件是产生一个触发脉冲并刷新显示一次。
方案二: