文档介绍：实用技术
高速SPI总线接口在短波接收机中应用
□李维聪王宇王志雄
(兰州交通大学数字信号处理与软件无线电研究所,甘肃兰州 730070)
摘要:SPI串行总线是一种高速的、全双工、同步的通信总线,应用相当广泛。本文设计的基于CPLD实现的SPI接口,通过精确接收来自主机的控制指令,并按照特定的接收机接口协议对数据作进一步解析和处理,进而控制短波接收机部分,实现了无差错,快速响应的数据通信。
关键字: SPI总线 CPLD 短波接收机
0 引言
短波通信多年来被广泛地应用于商业、军事、气象、外交等部门,用以传送语音,文字,图像等信息。尤其在军事领域,它始终是军事指挥的重要通信手段之一。而且,在进行远距离通信时,短波通信仅需要不大的发射功率和适中的设备费用。近年来,世界各国加紧了对短波通信的研究,也出现了各种新型的短波通信系统。SPI,即串行外围设备接口,解决了微处理器(或者微控制器)和外设之间的串行通信问题,并且可以和多个外设进行直接通信,具有配置灵活,结构简单等优点。本文将SPI串行总线接口应用到短波接收机中,通过在复杂可编程逻辑器件CPLD上实现SPI总线接口来控制短波接收机。在满足实际工程中对接收机快速响应要求的同时,也提高了数字接收机的灵活性和可扩展性。
1 SPI接口概述
SPI总线系统是一种同步串行外设接口,它允许处理器与各种外围设备以串行方式进行通信。由于其使用简单方便,并且在芯片的管脚上只占用四根线,从而节约了芯片的管脚,同时为PCB的布局节省了空间。正是出于这种简单易用的特性,现在越来越多的芯片集成了这种通信协议。当前,基于主从处理器结构的系统架构已经成为一种主流,在这种架构下,应用CPLD来构建SPI通信接口是切实可行的[1]。在这里,与其他中小规模集成电路相比,CPLD的优点主要在于它有很强的灵活性,其内部的具体逻辑功能可以根据需要配置,对电路的修改和维护也很方便。
SPI接口是Motorola 首先提出的全双工、三线同步串行外围接口,采用主从模式(Master Slave)架构。一个SPI主模块最多支持与8个Slave外设连接,目前应用中的数据速率可达几Mbps的水平。SPI接口共有4根信号线,分别是:从机选择线/SS、同步时钟线SCLK、主机输出/从机输入数据线MOSI和从机输出/主机输入数据线MISO[2]。
一个典型的SPI系统包括1个主MPU和1个或几个从外围器件。MPU通过SPI接口模块与SPI相连,当它以主机模式运行时,就可以与系统中的从机进行通信,而当它以从机模式工作时,就能与另外一个主机进行数据的通信。SPI总线中所有的数据传输由串行时钟SCLK来进行同步,每个时钟脉冲传送1比特数据。SCLK由主器件产生,是从器件的一个输入[3]。只有当SPI处于主模式时,才能初始化数据的传输。数据的传输开始于对SPI主器件数据寄存器的读写操作。如果发送数据寄存器是满的,那么数据会被写入移位寄存器,然后8位的数据在串行时钟的作用下通过MOSI引脚依次被送出。而从器件则在主器件产生的使能信号和移位脉冲下,按照高位在前,低位在后的顺序依次接收。
设计与实现
系统原理框图
本系统硬件部分主要由数字信号处理器DSP,复杂可编程逻辑器件CPLD和短
波接收机组成。其中,基于CPLD的SPI接口设计由