电工2-4译码器实验报告.doc

文档介绍：成绩:实验报告课程名称:1504010320实验项目:2-4地址译码器实验姓名:吴雅惠专业:计算机科学与技术班级:3学号:1504010320计算机科学与技术学院实验教学中心2016年6月21日一、.实验目的:掌握译码器设计方法和原理,加深对中大规模集成电路的理解。二、实验内容:设计一个具有使能端的2—4译码器,并用VerlogHDL条件运算符描述。译码器逻辑功能描述:可分别用逻辑图、函数式和真值表来描述,这里用函数式说明:。三、实验步骤:⑴在D盘上建一个子目录。⑵打开QuartusⅡ后,点击fils→tWizard对话框,建立工程名。⑶选择仿真器件,器件类型选择FLEX10K,具体芯片选择EPF10K10tc144-4⑷点击fils→New,双击BlockDiagram/SchematicFile建立图形文件并编译。⑸点击fils→New,双击VerilogHDLFile建立文本文件并编译。⑹点击fils→New,双击VectorWaveformFile建立波形文件,分析仿真波形。⑺选择Assignments→Pins选择绑定对应元件管脚,点击Start下载到芯片。四、实验结果(要求抓图)