文档介绍：4位二进制加法计数器工作波形:clk是时钟信号,使用默认10us;rst是清零端,高电平有效;ena是使能端,高电平有效;outy是输出,cout是进位位。输出outy由十六进制表示。其功能是一个16进制的计数器,输出为二进制码。当rst输入为低电平,ena输入为高电平时,开始计数,clk为上升沿触发,clk每脉冲(上升沿)一次就记一次数,当输出为1111(即outy为F)时,:A是输入端,,输出LED7S由十六进制表示。其功能是将输入的二进制码转为7段数码管的字形编码。当所输入A由0000到1111不同变化时,输出LED7S也有不同的编码与之对应(编码对应如图所示),若将输出端接到数码管将显示0-F的数字。含七段数码显示译码的4位加法计数器工作波形:clk是时钟信号,由默认10us产生;rst是清零端,高电平有效;ena是使能端,高电平有效;led[g..a]是输出,led_h是进位位。输出led[g..a]由二进制表示。功能是,根据时钟信号脉冲计数,并将结果通过数码管显示数字。时钟信号每一次脉冲(上升沿有效!)就会使输出的编码改变一次(具体变化如图),从而在数码管上显示0-F的数字,当输出编码为1110001(即数码管显示F)时,led_h输出高电平表示进位。硬件仿真:按前面的引脚锁定方案的表格链锁定引脚,选择模式6,选择适当频率的时钟信号,按键7开始计数。数码管8将从0到F依次循环计数,当数码管8显示F时,LED灯8会闪烁。第二次按键7将停止计数,按键8将会清零。经硬件验证得到仿真结果。