文档介绍：目录
第1章总体设计方案 1
设计原理 1
设计思路 1
设计环境 1
第2章详细设计方案 3
总体方案的设计与实现 3
3
3
功能模块的设计与实现 4
移位寄存器模块的设计与实现 4
计数器模块的设计与实现 6
4-2编码电路模块的设计与实现 8
并串转换模块的设计与实现 10
仿真调试 12
第3章编程下载与硬件测试 14
编程下载 14
硬件测试及结果分析 14
参考文献 15
附录 16
第1章总体设计方案
设计原理
4PPM码(0001 0010 0100 1000)经过解码后变成二进制数字序列(11 10 01 00)。用移位寄存器来实现4PPM码串行输入,用相应的逻辑门电路实现4-2编码器,以及用改进的移位寄存器二进制序列串行输出,同时加上相应的时钟控制,通过这四部分组成4PPM码解码器,实现4PPM码到二进制序列的解码。
设计思路
4ppm码解码器的设计主要包含如下4个部分:
①移位寄存器;
②计数器;
③4-2编码器;
④串行输入并行输出转换器。
在4个部分中分别设计实现相应功能的器件,包括逻辑门、D触发器、时钟信号等。在连接具体电路时配合相应脉冲和门电路以达到预期效果。4ppm码解码器的底层、顶层的设计都采用原理图设计输入方式,经编译、,经硬件测试验证设计的正确性。
设计环境
(1)EDA环境
•Xilinx foundation
Xilinx Foundation ,它可用来开发Xilinx公司的Spar-tan,Virtex,XC3000,XC4000, XC5200系列的FPGA芯片和XC9500系列的CPLD芯片。该平台功能强大,主要用于百万逻辑门级的设计和1Gb/s的高速通信内核的设计。利用该系统可完成从设计构想到比特流下载的全部过程。该平台以工程管理器为主界面,同时集成了Xilinx公司以及其他公司的一些优秀软件。
设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言(HDL)编辑器、LogiBLOX模块生成器、Xilinx内核生成器等软件。其功能是:接收各种图形或文字的设计输入,并最终生成网络表文件。设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件。设计实现工具用于将网络表转化为配置比特流,并下载到器件。设计验证工具包括功能和时序仿真器、静态时序分析器等,可用来对设计中的逻辑关系及输出结果进行检验,并详尽分析各个时序限制的满足情况。
(2)硬件环境
•伟福COP2000型计算机组成原理实验仪
COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。
COP2000计算机组成原理实验系统各单元部件都以计算机结构模型布局,清晰明了,系统在实验时即使不借助PC 机,也可实时监控数据流状态及正确与否, 实验系统的软硬件对用户的实验设计具有完全的开放特性,系统提供了微程序控制器和组合逻辑控制器两种控制器方式, 系统还支持手动方式、联机方式、模拟方式三种工作方式,系统具备完善的寻址方式、指令系统和强大的模拟调试功能。
第2章详细设计方案
总体方案的设计与实现
顶层方案图是实现4PPM码解码功能,采用原理图设计输入方式完成,电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后,把输入和输出信号安排到XCV200指定的引脚上去,实现芯片的引脚锁定。
顶层图形文件的设计实体主要由一个移位寄存器串行输入端,一个数据清零端CLR和一个脉冲控制端CLK,一个二进制序列串行输出端组装而成的一个完整的设计实体。编码过程中采用并行解码,输出时又通过转换器转换成串行输出。4PPM码解码器的设计采用自顶向下的设计思路和自底向上的实现思想。4PPM码解码器作为顶层模块,可利用Xilinx foundation ,:
PPM码解码器整体设计框图