文档介绍：摘要数字信号处理器目焖俜⒄辜捌涔惴旱挠τ眯枨蟾鳧的存储系统性能带来了前未所有的机遇和挑战。际跛湓缫压惴涸擞迷谕ㄓ梦⒋砥髦校欠窈鲜视于勾嬖谧殴惴赫椋湓蛟谟贑失效的不可预测性和相对巨大的失效延迟有时无法满足实时系统处理的苛刻要求。不过τ贸绦蛴刖植啃栽砑ê玫钠鹾闲砸约今后、燃际醯氖褂枚际沟闷贑成为发展际醯囊桓霰厝弧R此研究合适的基于腄存储体系结构具有重要的意义,这也正是本课题的中心任我们自主研制的盗蠨采用“片内两级钡姆绞剑诤了两种娲⒔峁沟挠诺悖哂辛己玫目衫┱剐浴5獵失效延迟过大的固有缺点仍然存在,因此需要采用更优化的设计来弱化这种缺点。本文在深入研究了高性能约通用微处理器片内峁固氐阒螅岢隽思钢钟呕痀存储系统性能的措施,并在后续芯片中陆续实现。通过改造蠰考隕考杓屏秸咧涞慕涌诼呒沟肔失效后可以不经过而直接向存控部件发读写请求,简化了存取通路,并且可借此增加供数的ざ龋蟠蟮丶跎倭耸荽椭凶5氖奔洌行У亟档土薒氖延迟,并在投片成功的具有的高性能械玫绞导视τ谩针对双簇结构下/噶畋壤蟆⒉⑿卸雀叩奶氐悖岢隽丝缭搅郊摹笆Я魉摺钡母拍睿昧魉咴谝患妒軨失效后开始启动,通过将二级僮鞯母鹘锥尾⑿辛魉锏浇档鸵患禖失效延迟的目的。着重对一级数据氖肭罅魉碜髁搜芯浚⒃擞酶没瞥晒Φ亟ǖヌ踔噶畹亩潦а映俅釉来的九周期降为六周期,多条指令读失效的平均失效延迟降为周期。采用基于标准单元的设计方法,基于⒚譨标准单元库,在最坏情况下对所设计部件进行综合优化,最终频率不低于,面积对比挥忻飨缘卦黾樱满足了预定的设计目标。根据不同层次、不同级别上的设计验证策略,为所设计部件开发了较为完备的测试码,完成了一级数据约巴獠看嫒⊥返墓δ苣D庋橹ず褪毙蚰D庋橹ぁQ∪×艘蛔榈型的馐猿绦蚨杂呕蟮纳杓平辛诵阅芷啦猓贸隽俗钪盏纳杓平崧邸【关键词】:数据⑹中藕糯砥鳌⑹Я魉⑹а映佟⑸杓蒲橹国防科学技术大学研究生院学位论文务。
里堕型堂堇查奎兰坚窒竺堕堂篁丝苎..瓸..瑆瓸’.盿,“.’,瑃—.:珼,疭皁猚—,.’/”,,珼
图目录“一泗的存储层次⋯⋯⋯⋯⋯⋯⋯⋯⋯.⋯⋯⋯⋯⋯⋯⋯..甊存储架构下的瞬ù恚数据存储通道⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯片内两级高速缓存的结构⋯⋯⋯潦萘鞒獭词萘鞒獭精简失教数据的读取流程⋯⋯⋯⋯⋯功能模块结构图写处理模块框图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..读处理模块框图⋯⋯⋯⋯⋯⋯⋯请求读写实现框图⋯⋯⋯⋯⋯⋯功能模块划分对一次读的处理过程罶奈逭玖魉呋旨岸潦鞒獭潦Рㄐ瓮肌优化后的潦Рㄐ瓮肌仞始情况下的状态转换⋯⋯⋯⋯⋯⋯⋯和用户作废请求处理状态变化图⋯⋯⋯⋯⋯⋯失效处理状态机⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯优化前后潦ё苎映偈员取优化前后潦ё苎映偈醣取优化前后程序执行总时间数对比⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯优化前后骄а映偈员取优化前后程序执行总时间数对比⋯⋯⋯⋯⋯⋯⋯⋯⋯┥彀撬克慷兜袽”船”¨。弛轮非∞站弭“图圈多砘拇娲⒔峁埂钠赗/渲谩酒淖芴褰峁埂⋯⋯⋯⋯⋯⋯⋯⋯⋯.⋯⋯⋯⋯⋯⋯⋯⋯新的数据存取通道⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.⋯⋯⋯⋯..⋯⋯⋯⋯⋯..异步的一般结构慕峁埂⋯⋯⋯⋯~⋯⋯⋯⋯⋯⋯⋯⋯⋯.⋯⋯⋯⋯⋯⋯站结构框图⋯⋯.⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯站⋯⋯⋯顶层模拟验证过程⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..罔陶⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
表目录表魉吒髡竟δ芩得鳌表挥惺Я魉钡娜∈僮表禾Я魉葡碌娜∈僮表既有命中指令又有失效指令的处理⋯⋯⋯⋯⋯读写不同配置的测试⋯⋯⋯⋯⋯⋯.表楹嫌胧的测试⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯,表楹戏绞的测试⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.表嫒⊥酚呕昂笮阅芏员取表煌Ц鍪碌耐6僦芷谑推骄а映佟指令分布情况⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..表一级数据Ⅲ优化前后性能对比⋯⋯⋯⋯⋯⋯如弭拍叭拍拍钉卯驰铊巧铂跖表表楹戏绞的测试⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..
第一章绪论酒奶氐愫头⒄骨魇§数字信号处理器,是一种专门用于数字信号运算处理的专用微处理器。目前际跻殉晌<傻缏妨煊蚍⒄棺羁臁⒕赫罴ち业母咝录际踔一,也是促使当今科技进步的重要源动力。雷达、声纳、图像处理、蜂窝基站系统等领域都要求输入的大量数据在有限的时间内完成指定的处理,这都需要有高性能砥鞯支撑。此外在数字移动通讯、网络应用、信息家电、马达控制、数码相机、助昕器、播放机等消费应用领域,氖褂靡彩遣愠霾磺睢数字信号处理中的数据操作具有高度重复的特点,特别是乘加操作,在滤波、卷积和瘸<鸇算法中用得最多。诤艽蟪潭壬暇褪钦攵陨鲜鲈怂闾氐愣杓频模其结构特点在很大程度上体现了算法的需求】:诺挠布朔ㄆ鳌S捎贒算法中大量涉及到乘加运算,乘法操作是囊桓主要任务。现代几乎所有的酒贾辽儆幸桓隹焖俚挠布朔ㄆ鳌4送猓泻芏嗟咕哂凶诺某思硬考,能够更快的完成乘加运算。喙δ艿ピ!NA私徊教岣咚俣龋芏郉芯片中,除了考猓褂卸喔独立的考鸵莆黄鞯炔考庑┎考懿⑿