文档介绍：,它的速度与功耗对整个微处理器性能具有很大的影响。研究低功耗全定制乘加部件具有广泛的应用价值和本文对瓺处理器中的乘加部件进行了研究和设计。通过对逻辑实现结构、电路、锏搅薠—。该乘加部捎妹趴厥敝蛹际踉诮鼋蠥操作时关闭了数据通路,降低了乘加部件的漏电流功耗。同时本文改进了总线数据输入寄存器的开关电路,把数据输入模块中的艽输门开关改进为艽涿趴9亍T谑褂媒仙倬骞艿那榭鱿拢员Vた纱淝俊發”和疚脑诎嫱忌杓粕喜捎昧艘恍┢胶舛猿频纳杓品椒ㄊ构牡玫接行Ы档汀T谏杓最后一级加法器的进位链时,没有采用常规做法,而是采用减少特定的芎蚉管的方法,在保证功能正确的同时尽可能地使版图规整,有效地减少了版图的面积,降低了器件的功关键词:乘加部件,全定制设计,布斯算法,华莱士树,数字信号处理器国防科学技术大学研究生院学位论文重要的现实意义。版图等层次进行设计,采用全定制的方法使乘加部件的性能得到提升。在痶工艺下,乘法部件的最高工作频率可以达到,关键路径延时为,面积为,平均功耗为应用于瓺处理器中。本文的研究成果包括以下几点:件采用低功耗的压缩器标准单元、编码和鞯慕峁埂强“信号,有效的降低了乘加部件的功耗。耗。第
——,—琖—“—国防科学技术大学研究生院学位论文—.—.,甶琧甤甌甌..,,第页,.瓺產甀瑃甌産琹畃.,.猵瑃“保’
表目录表符号扩展对应信号表⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表一组测试向量及其功耗⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表乘法器的参数⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.表编码表⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表被乘数,,的具体编码表⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.国防科学技术大学研究生院学位论文第
图目录图整数乘加部件结构【】⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..图本文乘加部件的主要子模块框图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图三位被乘数编码选择信号产生电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。图一组三位被乘数编码选择信号产生电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..位位乘法翰糠只⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..图符号位相加后的负部分积⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图完整的位位乘法⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图化简后完整的位位乘法⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图暾挠蟹籅怀朔ā旧杓浦谐思硬考牟糠只帕屑捌浞爬┱埂图@呈渴髦械腃排列⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图旧杓浦谢@呈渴鞯木咛褰峁埂图敖涣吹氖迪挚蛲肌图恍藕挪牧街智榭觥图奈灰蛔榈惶窘患臃ㄆ鞯脑怼图旧杓浦凶詈笠患都臃ㄆ鞯木咛迨迪帧图窘患臃ㄆ鞯奶窘坏缏贰图窘患臃ㄆ鞯奶窘荒D獠ㄐ巍ピ5缏飞杓啤图向量形式乘累加部件【】⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..图全定制设计的流程图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯乘加部件整体结构框图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图最终部分积的产生电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..图另一组三位被乘数编码选择信号产生电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..位位乘法糠只⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图橙ḿ悠鞯缏吠肌图ḿ悠的具体电路图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图ḿ悠的模拟波形⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图咝越谎≡窦臃ㄆ鳌图斜ズ偷缏贰图斜ズ偷缏纺D獠ㄐ巍图ピ5缏飞杓啤国防科学技术大学研究生院学位论文第页
图甘嗦肫魇迪值亩缏贰图甘嗦肫鞯木咛迨迪质疽馔肌图甘嗦肫鞯哪D獠ㄐ巍图猩弦绯鲂藕臦的产生电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图涿趴刂菩藕挪怼图呕蟮牡凸氖敝涌刂瓶9氐缏吠肌图呕蟮牡凸氖敝涌刂瓶9氐哪D獠ㄐ巍图用虿ㄐ伪嗉鹘蟹抡妗图乘加部件的布局布线图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图部分积选择单元的版图级模拟⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图菔淙肽?榈陌嫱忌杓啤图菔淙肽?榈陌嫱技赌D狻图甘嗦肫鞯墓δ芸蛲肌图甘嗦肫髦械囊旎蚵呒缏吠肌图邢乱绯鲂藕臥的产生电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图ズ痛淼缏吠肌图胀ǖ氖淙爰拇嫫鞯缏吠肌图呕蟮牡凸氖淙爰拇嫫鞯缏吠肌骸图模块电路图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图缭聪吆偷叵叨加锌9乜刂啤图带有腣仿真⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..噶畹墓δ懿馐圆ㄐ巍噶畹墓δ懿馐圆ㄐ巍版图设计流程图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.乘