文档介绍：一、单项选择题(从下列各题四个备选答案中选出一个正确答案,并将其代号写在题干前面的括号内。),有效的方法是采取(C)。A、立即寻址B、变址寻址C、间接寻址D、,按字编址,它们寻址范围是(C)。 *8位,除电源和接地端外该芯片引线的最少数目是(C)。 A. 21 B. 17 C. 19 (C )。 ,扩大寻址空间,提高编程灵活性 ,操作数处在( B)。 ( A )的简称。 。; ; ;。。-辅存;-主存;-辅存;—硬盘。,让CPU处于等待状态,等DMA的一批数据访问结束后,CPU再恢复工作,这种情况称作__A____。;;;。。;;; 。。;;;。。;;;。,若有N个设备,则____B__。;;;。。;;,又提高了存取速度;。,若计数从0开始,则__A____。;;。,若主存中的任一块均可映射到Cache内的任一块的位置上,称作 B 。;;。。;;;。。;;“1”时。 。,采用_A_____,主机与设备是串行工作的。;;;。。;;;。二、填空题(共20分,每空1分),CPU和DMA控制器通常采用三种方法来分时使用主存,它们是停止CPU访问主、周期挪用和DMA和CPU交替访问主存。(含1位阶符),尾数为24位(含1位数符),则32位二进制补码浮点规格化数对应的十进制真值范围是:最大正数为2127(1-2-23),最小正数为2-129,最大负数为2-128(-2-1-2-23),最小负数为-2127。3、虚拟存储器中常用的存储管理方式有____页式虚拟存储_____,_段式虚拟存储_________,_段页式虚拟存储_________。,假设四个过程段的时间分别是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。则加法器流水线的时钟周期至少为90ns。如果采用同样的逻辑电路,但不是流水线方式,则浮点加法所需的时间为280ns。5. 系统总线按传输信息的不同分为地址总线、__数据 ____、___控制______三大类。 6. 半导体SRAM靠__触发器_存储信息,半导体DRAM靠_电容___存储信息。 7. 动态RAM的刷新方式通常有_______