文档介绍：课程设计(论文)
题目名称基于DSP的外部并行存储器接口设计
课程名称专业课程设计II
学生姓名段红飞
学号 0941301200
系、专业信息工程系、通信工程
指导教师李星亮
2012年 6月 10日
目录
1存储器TMS320C54X的接口设计 2
2
Flash接口的设计 2
2 系统硬件设计 3
3
4
4
5
3系统软件设计 6
软件流程图 6
软件核心代码 8
12
4课程设计总结 13
参考文献资料 14
致谢 15
1存储器TMS320C54X的接口设计
C54x系列DSP芯片外部RAM接口设计主要有以下三种扩展分离的方法:
(1)外接一个128K*16的RAM,程序区和数据区分开
它采用程序选通线(/PS)接外部RAM的A16地址线实现。因此,程序区为RAM的钱64K,数据区为RAM的后64K。
(2)混合程序区和数据区
当OVLY=1时,内部RAM即使数据区又是程序区,这样设置的好处是程序可以在内部全速运行。缺点是由于程序和数据是共用的,存储区就变小了,此外,在链接时必须将程序和数据分开,以避免重叠。
(3)一种优化的混合程序和数据区外接RAM方法
这种方法省去了DSP的A15地址线,将RAM分为32K长度的块。采用这种方法吗,可充分利用外接的RAM,不会因内部RAM和外部RAM的地址重叠而造成外部RAM的浪费。这种优化的外部RAM配置方法,使得在使用DSP内部RAM的情况下能够充分利用外部扩展RAM。
Flash接口的设计
(1) Flash的控制逻辑信号
Flash有6根控制逻辑信号,如表2-1所示。
信号
定义及作用
—
CE
片选
—
OE
输出控制
—
WE
写控制
—
RP
复位
—
WP
写保护
Vpp
电源
表2-1
(2)控制信号
Flash的工作状态是由命令控制的,有三个常用的命令,如表2-2所示。
命令代码
工作模式
命令含义
FF
读取
从Flash中读数据
40
编程
将数据写入到指定地址
20
擦除
擦除Flash的块
表2-2
Flash存储器内部以扇区来组织,对Flash存储器编程是以块为单位进行的。在对Flash编程前,必须先对扇区进行擦除。编程和擦除都需要两个总线周期的操作,如表2-3所示。
命令
第1个总线周期
第2个总线周期
操作
地址
数据
操作
地址
数据
编程
写
X
40H
写
程序地址
程序数据
擦除
写
X
20H
写
扇区地址
D0H
表2-3
2 系统硬件设计
2. 1方案选择
对于基于DSP平台的Flash接口设计,经过综合考虑了几种方案之后决定,采用一个带TMS320C54X DSP内核的Flash接口芯片28F400B3(成本非常低),再加上简单的外围电路和时序调整电路。这种芯片仅仅完成Flash底层的数据链路级交换,并提供给本地微控制器一个并行的接口,但是它并不完成协议层的工作。协议层的工作需要对微控制器编程,控制Flash接口芯片来实现接口协议。所以,开发难度相对来说大一些,要做的编程工作也多一点。但是这套方案的成本非常低,而且由于直接用DSP作为微控制器,没有原单片机的瓶颈限制,所以可以实现很高的数据传输速率。
CCS提供了配置、建立、调试、跟踪和分析程序的工具,它便于实时、嵌入式信号处理程序的编制和测试,它能够加速开发进程,S提供了基本的代码生成工具,它们具有一系列的调试、。
图
2. 3元器件的介绍
TMS320C549系列属于定点DSP芯片,低功耗和低成本是其主要的特点。它是基于改进的哈佛结构的16bit定点DSP芯片,特别适用于无线通信的实时嵌入式系统。其单周期为
,,包括一个40bit的桶行移位器和两个独立40bit累加器,比较,选择和存储单元等。最大可寻址能力192K字,扩展寻址模式时具有8M字的最大可寻址外部程序空间。拥有一套高效灵活的指令集,具有强大的系统接口能力,从而为硬件设计提供了方便。
2. 4硬件核心设计图
DSP与Flash的接口如图3-3所示:
-RP
-WP
VPP
D0-D15
A0-A