文档介绍：AVS 视频解码中帧内预测模块的硬件化设计及 SoPC 验证
作者:刘家良任怀鲁指导教师:陈新华
(山东科技大学信息科学与工程学院青岛)
摘要:本文通过研究 AV S 标准中帧内预测的实现算法,对帧内预测模块进行了
划分,并根据各个模块的实现方法分别对其进行了硬件化设计。其中,在预测值
计算模块设计中,提出了一种关键路径更短、占用资源更少的可重构运算单元,
利于流水线设计,可以提高运行频率。并且,在参考样本管理方案中采用了一种
环形 Ram 预加载方案,可以有效地提高了预测速度。借助于基于 Nios II 的 SoPC
系统,通过在 Altera 公司的 Cyclone II FPGA 平台上进行验证和测试,证明本设
计的帧内预测模块可以正常工作在 100Mhz,解码速度提高了 %。
关键字:帧内预测 AVS视频编码标准硬件加速 SoPC

Hardware Design of Intra-Prediction in AVS Video Decoder
Author:Jialiang Liu Huailu Ren Advisor:Xinhua Chen
ShanDong University Of Science and Technology
College Of Information Science And Engineering QingDao
ABSTRACT:This pletes the division of Intra-prediction module by
researching its implement method. What is more, this paper achieves the hardware
design of Intra-prediction. In this design, a Processing Element(PE), whose critical
path is short and which economizes hardware resource, is brought up. This PE
contributes to pipeline design and can improve the running frequency. And, In the
samples management module, we adopt a kind of Ring-Ram, which can pre-load
samples and improves the prediction’s speed. The verification and test in Cyclone II
FPGA platform from Altera Cor indicates the intra-prediction module in this design
can work well with 100MHz,and the decoding speed is increased by %.
Keywords:Intra-prediction AVS standards Hardware acceleration SoPC
1
引言
随着数字视频技术的迅速发展,视频技术已应用到国民经济和社会生活的各
个领域。针对数字视频数据量大的特点,国际上先后制定出了先进的视频编解码
标准,如 MPEG-2、MPEG-4、等。我国也于 2006 年制定出了具有我国自
主知识产权的第二代音视频编码标准 AV S 。AVS 具有专利费低,编码效率高,
算法相对简洁,应用范围广等特点,使得 AV S 更具优势[1]。
然而,由于这些高性能的视频编解码标准的出现,以及目前对高分辨率数字
视频的广泛需求,对当前解决视频实时处理的硬件设备提出了更高的要求。而采
用 FPGA 技术可以很容易地实现对视频的并行处理,并且,与专用于视频编解码
的 ASIC 相比,基于 FPGA 实现的视频编解码设备具有高性能、低成本、易升级
和开发周期短等特点,这些特点使得使用 FPGA 实现视频编解码成为一种趋势。
本论文所研究的课题是在山东科技大学嵌入式系统与集成电路设计实验室
所承担的青岛市科技计划项目:“网络关键技术研究-基于 OR1200 嵌入式 SoC 网
关集成电路的设计及 AVS 实现(编号:07-2-3-1-jch)”的研究背景下进行的。本
设计采用 Altera 公司的 Cyclone II EP2C70F896C6N 作为验证平台。