文档介绍：重庆大学硕士学位论文中文摘要
摘要
卷积码是一类重要的前向纠错编码,它编码简单,易于实现最佳译码,是当
今无线数字通信系统的一个十分重要的组成部分。Viterbi 译码算法是一种用来解
卷积编码的最大似然译码算法,它具有译码效率高、速度快及译码器实现结构简
单的优点,被认为是卷积码的最佳译码算法。
随着 VLSI 的飞速发展和便携通信设备的大量涌现,功耗越来越成为制约设
计的一个主要问题。Viterbi 译码器是移动通信系统中的主要耗能单元,因此如何
降低 Viterbi 译码的复杂性和功耗,就成为一种迫切的需要,受到人们的普遍关注。
本课题就是设计适用于移动通信系统的低功耗 Viterbi 译码器。
电路的功耗分为静态功耗和动态功耗,对于 CMOS 电路,功耗主要是动态功
耗,大约占总功耗的 85—90%。动态功耗由负载电容、工作频率、工作电压和能
耗状态活动转换几率决定。在通常的设计环境中,设计者不能改变负载电容、工
作频率或工作电压,而只能改变开关活动频率。降低开关活动频率的实质就是尽
量去除不必要的翻转、避免能量的白白浪费。从这里发掘功耗的潜力是很大的,
主要通过优化算法、优化逻辑结构来实现。这是当前开展低功耗逻辑优化的重要
方面,也是本课题采用的方法。
Viterbi 译码器主要由四个功能单元组成:分支度量单元(BMU),加比选单
元(ACS),路径度量存储单元(PMU),幸存路径存储和输出单元(SMU)。本
文所做的 Viterbi 译码器设计采用模块化的设计方法,先对各个功能单元进行优化
设计,然后将各个功能单元组合在一起,形成最终的译码器。
本文对 SMU 单元进行了低功耗设计。在 SMU 中,由于要进行频繁的存储器
读写,功耗很大,成为整个 viterbi 译码器中消耗功率最大的单元,因此对 SMU
单元进行低功耗设计对降低 Viterbi 译码器的功耗起着非常重要的作用。本文首先
分析了两种传统的 SMU 实现方法,这两种方法都存在一定的缺陷。其次通过分
析幸存路径存储和输出的过程,讨论了改进寄存器交换法,减少存储器使用数目
和减少存储单元数据读写次数的可能性,并提出了具体的实现方法。然后对比传
统的寄存器交换法,进行了存储单元使用数量和功耗的对比,仿真结果表明能明
显的降低功耗。
最后把各个功能模块组合成在一起,设计出了低功耗的 Viterbi 译码器,仿真
结果表明比起没有采用低功耗技术的译码器,在译码器纠错性能和译码速度不变
的情况下,动态功耗降低了 33%。
关键词:Viterbi 译码器,低功耗,幸存路径存储管理,寄存器交换
I
重庆大学硕士学位论文英文摘要
ABSTRACT
Convolutinal coding is a coding scheme often employed in digital wireless
decoders are used to decode convolutional codes.
Viterbi decoders employed in digital munications plex and
dissipate large power. With the proliferation of battery powered devices such as
cellular phones and puters, power dissipation, along with speed and area, is
a major concern in VLSI design. In this thesis, we investigated a low-power design of
Viterbi decoders for munications applications.
In CMOS technology the major source of power dissipation is attributed to
dynamic power dissipation, which is due to the switching of signal values. The focus
of our research in the low-power design of Viterbi decoders is reduction of dynamic
power dissipation at logic level in the standard cell design environment.
The V