1 / 64
文档名称:

毕业论文:基于FPGA的串行通讯设计【荐】.doc

格式:doc   页数:64页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

毕业论文:基于FPGA的串行通讯设计【荐】.doc

上传人:012luyin 2015/10/27 文件大小:0 KB

下载得到文件列表

毕业论文:基于FPGA的串行通讯设计【荐】.doc

文档介绍

文档介绍:基于FPGA的串行通讯设计
摘要
FPGA是大规模集成电路技术发展的产物,是一种半定制的集成电路。与单片机相比FPGA的运行速度快并且有处理更复杂功能的能力。FPGA结合计算机软件技术(EDA技术)可以快速、方便地构建数字系统。通用异步接收发送器(UART)是一种短距离串行传输接口,在数字通信和控制系统中得到了广泛应用。本设计使用Altera 的FPGA 器件,将UART的核心功能嵌入到FPGA内部,不但实现了电路异步通讯的主要功能,而且使电路更加紧凑、稳定、可靠。
本设计包含UART 的发送模块、接收模块和波特率发生器,所有功能的实现全部采用Verilog HDL硬件描述语言来进行描述。在QuartusII 软件开发环境下实现文件编译,并在Modelsim 环境下进行了功能仿真。结果表明该UART 功能正确、稳定、可靠, 可以很好地应用于异步串行通讯中。
关键词: FPGA;通用异步接收发送器(UART);Verilog HDL
The Design of munication based on FPGA
Abstract
FPGA is a product of large-scale integrated circuit technological development, it is a semi-custom integrated circuits .FPGA runs faster than SCM, it has the capacity of dealing with plex puter software technology (EDA technology) can be quickly and easily build digital (Universal Asynchronous Receiver Transmitter) is a short-haul munication interface which is widely used in munication and control system. This design uses Altera's FPGA device, the UART's core function is embedded into the FPGA,which not only achieves main munication function of the whole circuit , but also makes the whole circuit simple , stable and reliable.
This design includes the Transmitter Logic,the Receiver Logic and the Baudrate Generator. All functions are given by VerilogHDL. All documents piled under QuartusII environment and the functions are simulated under Modelsim environment .The result of the simulations and synthesis shows that the UART’s function correctly, stable, reliable, and can be widely used in asynchronous munication.
Key words : FPGA;UART;Verilog HDL
目录
摘要 I
Abstract II
第一章绪论 1
异步串行通讯概述 1
FPGA在串行通讯中的应用 1
选题背景和意义 2
第二章 FPGA及其配置 3
FPGA的基本结构及其特点 3
FPGA的基本结构介绍 3
FPGA的特点 5
FPGA的配置 5
FPGA的配置方式 6
FPGA配置流程及配置引脚定义 7
配置芯片EPC2的工作过程 8
第三章基于FPGA的串行通讯总体设计 10
串行通信设计思路 10
UART模块概述 10
UART通信原理 11
通信接口 11
串行通讯总体方案 13
第四章 UART模块的设计与实现 15
UART 核心模块的设计 15
波特率发生器 15
串行数据接收模块 17
串行