1 / 23
文档名称:

数字逻辑实验.ppt

格式:ppt   大小:635KB   页数:23页
下载后只包含 1 个 PPT 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

数字逻辑实验.ppt

上传人:ayst8776 2019/4/13 文件大小:635 KB

下载得到文件列表

数字逻辑实验.ppt

文档介绍

文档介绍:数字逻辑实验(硬件部分) 及组合逻辑电路实验1、实验目的掌握常用集成门电路的逻辑功能与特性掌握各种门电路的逻辑符号了解集成电路的外引线排列及其使用方法学****组合逻辑电路的设计及测试方法2、实验内容部分TTL门电路逻辑功能验证组合逻辑设计之全加器或全减器3、实验设备数字逻辑实验箱双踪示波器(记录波形时,应注意输入、输出波形的时间相位关系,在座标中上下对齐。)集成电路:7400、7404、7432、74861谬姬祷窿脸咽谅麻姜册巴玛某拷弄皮宵颂野粹币怔梁韧斥烃淀摇难砒迎吕数字逻辑实验数字逻辑实验实验一(续)4、实验步骤1)在实验箱上插入相应的门电路,并把输入端接实验箱的逻辑开关,输出端接发光二极管,接好电源正负极,即可进行逻辑特性验证实验。将其逻辑特性制成表格。2),其中M端输入HZ级的连续脉冲,N端输入KHZ级的连续脉冲,X和Y接逻辑开关,在XY的四种输入组合下,用示波器观测A、B及F点的波形,并记录下来,写出F=f(M、N、X、Y)的逻辑表达式。2身释省园澳上判礁泅癸空狱脆樟砂婿操架拳效显族访垄芳烬咱炸脏峻苍棚数字逻辑实验数字逻辑实验实验一(续)3),在X端加入KHZ级的数字信号,逻辑开关AB为00、01、10、11四种组合下,用示波器观察输入输出波形,解释AB对信号的控制作用。4)用7486和7400搭出全加器或全减器电路,画出其电路图,并按照其真值表输入不同的逻辑电平信号,观察输出结果和进位/借位电平,记录下来。5、实验原理1)组合逻辑电路的分析:对已给定的组合逻辑电路分析其逻辑功能。步骤:(1)由给定的组合逻辑电路写函数式; (2)对函数式进行化简或变换; (3)根据最简式列真值表; (4)确认逻辑功能。2).组合逻辑电路的设计:就是按照具体逻辑命题设计出最简单的组合电路。步骤:(1)根据给定事件的因果关系列出真值表; (2)由真值表写函数式; (3)对函数式进行化简或变换; (4)画出逻辑图,并测试逻辑功能。掌握了上述的分析方法和设计方法,即可对一般电路进行分析、设计,从而可以正确地使用被分析的电路以及设计出能满足逻辑功能和技术指标要求的电路。3棋六封商疮别偏乡各独杨八识贴戊案隘杆找形鼠溢签捻于袭砍扮听狐纵司数字逻辑实验数字逻辑实验实验一(续)-)全加器/全减器相对半加器/半减器而言,考虑了进位/借位的情况,因此,输入端分别有三个,An(被加数/被减数),Bn(加数/减数)和Cn-1(低一位的进位/借位)。全加器真值表及输出逻辑表达式参见教材P52。。参照教材P52,根据真值表进行逻辑化简,并利用给定的与非门电路和异或门电路搭建相应的全加器/全减器电路,输入接开关电平,输出接发光二极管,将真值表验证情况记录下来。4惦亚粤朽脆戍止易条舶榜翼邓望吼宁氛请韩杂蝎便脓纤瘁酣纫技铡核瑞拦数字逻辑实验数字逻辑实验实验一(续)思考:(任选一个解答)1、作出二位加法器的真值表,并提出一个二位加法器的电路设计方案。2、用7486和7400设计一个可控制的半加/半减电路,控制端X=0时,为半加器,X=1时为半减器。搭出电路并验证其运算是否正确。3、如何设计一个可控制加减运算的全加/全减电路?4)实验涉及门电路引脚图5多闻狮假坝觉携哗驶抑侨窟航夜阉喳剃膨记希窟敞肚藐捅侠纂绥哗德攻卧数字逻辑实验数字逻辑实验实验二数值比较器、数据选择器1、实验目的掌握数值比较器和数据选择器的逻辑功能。学****组合逻辑电路的设计及测试方法。2、实验内容(任选一个)用7486和7400、7404搭出一位数值比较器电路,画出其设计逻辑图,并验证它的运算。利用74153选择器实现多数表决器,要求3个输入中有2个和3个为1时,输出Y为高电平,否则Y为低电平。画出实验电路图,并简述实现原理。用7400、7404、7432实现上题的多数表决器。3、实验设备数字逻辑实验箱导线若干集成电路:7400、7486、7404、741536绕罚热细妙扶郊民穴培守竹搓频皇峡砸麻杆毒坑驯***馈呛女抹樱晾诊艺芝数字逻辑实验数字逻辑实验实验二数值比较器、数据选择器(续)4、实验原理1)。2)。根据其真值表,化简其逻辑表达式,并将其转化成为异或、与非的形式,按照要求搭建电路。输出接发光二极管,输入接开关。记录下比较结果。交换律A+B=B+AA∙B=B∙A结合律(A+B)+C=A+(B+C)(A∙B)∙C